[發明專利]EEPROM單元仿真模型以及EEPROM陣列仿真模型

有效

• 申請號: 201610479607.1
• 申請日: 2016-06-22
• 公開（公告）號: CN107526857B
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 趙子鑒;鄭曉;程昱;許家銘
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: G06F30/3308
• 分類號: G06F30/3308
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明揭示了一種EEPROM單元仿真模型，包括：狀態判斷單元，分別連接一位線、一字線和一柵極線，根據所述位線的輸入電壓、所述字線的輸入電壓和所述柵極線的輸入電壓，輸出控制信號；可變電阻單元，所述可變電阻單元的一端連接所述位線，所述可變電阻單元的另一端連接一源極線，所述可變電阻單元接收所述控制信號，并根據所述控制信號調整所述可變電阻單元的電阻值。本發明還揭示了一種EEPROM陣列仿真模型。本發明提供的EEPROM單元仿真模型可以同時進行功能時序驗證和數據驗證。

技術領域

本發明涉及半導體制造技術領域，特別是涉及一種EEPROM單元仿真模型以及EEPROM陣列仿真模型。

背景技術

電可擦可編程只讀存儲器(Electrically Erasable Programmable Read OnlyMemory，EEPROM)是以字節為最小修改單位、電可擦寫的半導體存儲設備。在開發、設計和調試EEPROM的過程中，需要對EEPROM的功能進行仿真驗證。針對EEPROM功能的仿真驗證可以采用能夠代替實際EEPROM硬件功能的EEPROM單元仿真模型(即虛擬的EEPROM)來進行，具體可以通過生成測試代碼(testbench)，使用仿真軟件(如NC_verilog軟件或modelsim軟件)來實現。

現有技術中，EEPROM單元仿真模型完全按照實際EEPROM建立，即EEPROM單元仿真模型中的最小存儲單元模型與實際EEPROM的最小存儲單元相同，且最小存儲單元模型的陣列方式與實際最小存儲單元的陣列方式亦相同。然而，在現有技術的EEPROM單元仿真模型進行全片仿真驗證時，功能時序驗證和數據驗證需分開進行，連貫性差。

發明內容

本發明的目的在于，提供一種EEPROM單元仿真模型以及EEPROM陣列仿真模型，可以同時進行功能時序驗證和數據驗證，加速模擬驗證，改善模擬驗證的流暢性。

為解決上述技術問題，本發明提供一種EEPROM單元仿真模型，包括：

狀態判斷單元，分別連接一位線、一字線和一柵極線，根據所述位線的輸入電壓、所述字線的輸入電壓和所述柵極線的輸入電壓，輸出控制信號；

可變電阻單元，所述可變電阻單元的一端連接所述位線，所述可變電阻單元的另一端連接一源極線，所述可變電阻單元接收所述控制信號，并根據所述控制信號調整所述可變電阻單元的電阻值。

進一步的，所述狀態判斷單元包括：

位線比較單元，連接所述位線，將所述位線的輸入電壓與三個位線固定電壓進行比較，并輸出位線比較信號；

字線比較單元，連接所述字線，將所述字線的輸入電壓與三個字線固定電壓進行比較，并輸出字線比較信號；

柵極線比較單元，連接所述柵極線，將所述柵極線的輸入電壓與三個柵極線固定電壓進行比較，并輸出柵極線比較信號；

判斷單元，分別接收所述位線比較信號、字線比較信號、柵極線比較信號，根據所述位線比較信號、字線比較信號、柵極線比較信號，輸出所述控制信號。

進一步的，所述位線比較單元包括第一位線比較器、第二位線比較器和第三位線比較器，所述第一位線比較器將所述位線的輸入電壓與一第一位線固定電壓進行比較，并發出一第一位線比較信號；所述第二位線比較器將所述位線的輸入電壓與一第二位線固定電壓進行比較，并發出一第二位線比較信號；所述第三位線比較器將所述位線的輸入電壓與一第三位線固定電壓進行比較，并發出一第三位線比較信號。

進一步的，所述字線比較單元包括第一字線比較器、第二字線比較器和第三字線比較器，所述第一字線比較器將所述字線的輸入電壓與一第一字線固定電壓進行比較，并發出一第一字線比較信號；所述第二字線比較器將所述字線的輸入電壓與一第二字線固定電壓進行比較，并發出一第二字線比較信號；所述第三字線比較器將所述字線的輸入電壓與一第三字線固定電壓進行比較，并發出一第三字線比較信號。