[發明專利]芯片封裝體及芯片封裝制程

在審

• 申請號: 201610471869.3
• 申請日: 2016-06-24
• 公開（公告）號: CN107316819A
• 公開（公告）日: 2017-11-03
• 發明（設計）人: 陳憲章;黃東鴻
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/56;H01L23/48;H01L23/498;H01L23/52;H01L23/31
• 代理公司: 北京同立鈞成知識產權代理有限公司11205
• 代理人: 馬雯雯,臧建明

技術領域

本發明是有關于一種芯片封裝體及芯片封裝制程，且特別是有關于一種具有導電柱的芯片封裝體及芯片封裝制程。

背景技術

在半導體產業中，積體電路(Integrated Circuits,IC)的生產，主要分為三個階段：晶圓(wafer)的制造、積體電路的制作以及芯片的封裝(Package)等。其中，芯片系經由晶圓制作、電路設計、光罩制作、電路制作以及切割晶圓等步驟而完成，而每一顆由晶圓切割所形成的芯片，在經由芯片上的接點與外部信號電性連接后，可再以封裝膠體材料將芯片包覆，其封裝的目的在于防止芯片受到濕氣、熱量、噪聲的影響，并提供芯片與外部電路之間電性連接的媒介，如此即完成積體電路的生產。

在通訊元件的制造過程中，在以封裝膠體將通訊芯片包覆之后，須進一步制作外部天線，此外部天線的制作包括形成外部天線本身以及連接于外部天線與通訊芯片之間的接觸導體。一般而言，前述的接觸導體通常是在封裝膠體制作完成之后以激光鉆孔搭配導電材料的填入進行制作。

然而，因為封裝膠體過厚且激光的能量不易控制，所以以激光鉆孔方式于封裝膠體中形成接觸開口面臨了制程裕度(process window)不足的問題。因此，外部天線與通訊芯片之間的電性連接有可能會出現開路或電氣特性不佳等問題，進而導致通訊元件的封裝良率無法有效被提升。因此，如何進一步提升通訊元件的封裝良率，實已成目前亟欲解決的課題。

發明內容

本發明提供多種芯片封裝體以及多種芯片封裝制程。

本發明提供一種芯片封裝制程，其包括下列步驟。提供線路載板，此線路載板上具有導電柱。將芯片置于線路載板上，其中芯片通過至少一焊線與 線路載板電性連接。在線路載板上形成封裝膠體，以包覆芯片及導電柱。移除部分的封裝膠體，以暴露出導電柱的頂面。在封裝膠體上形成與導電柱頂面連接的導電層，此導電層通過線路載板與芯片電性連接。在線路載板上形成多個外部端子，此外部端子與芯片在線路載板的不同側的，且外部端子通過線路載板與芯片電性連接。

本發明提供一種芯片封裝體，其包括線路載板、芯片、封裝膠體、導電層以及多個外部端子。線路載板具有導電柱。芯片配置在線路載板上，并且通過至少一焊線與線路載板電性連接。封裝膠體配置在線路載板上，其中封裝膠體包覆芯片及導電柱，且導電柱的頂面暴露于封裝膠體外。導電層配置在封裝膠體上以與導電柱的頂面連接，其中導電層通過線路載板與芯片電性連接。外部端子與芯片位于線路載板的不同側，且外部端子通過線路載板與芯片電性連接。

在本發明的一實施例中，移除部分的封裝膠體的方法包括研磨。

在本發明的一實施例中，形成導電層的方法包括電鍍。

在本發明的一實施例中，導電柱與芯片位于線路載板的同側，且導電柱的高度大于芯片的厚度。

本發明提供另一種芯片封裝制程，其包括下列步驟。提供線路載板，此線路載板上具有導電柱。將芯片置于線路載板，其中芯片通過至少一焊線與線路載板電性連接。在線路載板上形成封裝膠體，以包覆芯片及導電柱。移除部分的封裝膠體，以在封裝膠體內形成開口，且此開口暴露出導電柱的頂面。在開口中填入接觸導體。在封裝膠體上形成與接觸導體頂面連接的導電層，此導電層通過接觸導體及線路載板與芯片電性連接。

本發明提供另一種芯片封裝體，其包括線路載板、接觸導體、芯片、封裝膠體、導電層以及多個外部端子。線路載板具有導電柱。接觸導體配置在導電柱上。芯片配置在線路載板上，并且與線路載板電性連接。封裝膠體配置在線路載板上，其中封裝膠體包覆芯片、導電柱及接觸導體，且接觸導體的頂面暴露在封裝膠體外。導電層配置在封裝膠體上以與接觸導體的頂面連接，其中導電層通過接觸導體及線路載板與芯片電性連接。外部端子與芯片位于線路載板的不同側，且外部端子通過線路載板與芯片電性連接。

在本發明的另一實施例中，移除部分的封裝膠體以在封裝膠體內形成開 口的方法包括激光鉆孔。

在本發明的另一實施例中，形成導電層的方法包括電鍍。

在本發明的另一實施例中，還包括于線路載板上形成多個外部端子，其中外部端子與芯片位于線路載板的不同側，且外部端子通過線路載板與芯片電性連接。

在本發明的另一實施例中，導電柱、接觸導體與芯片位于線路載板的同側。

基于上述，本發明上述實施例在形成封裝膠體之前先在線路載板上形成導電柱，此制程順序可以提升芯片封裝制程的封裝良率。此外，由于導電柱的制作早于封裝膠體的形成，因此封裝膠體的厚度不會影響到導電柱的制作良率。