[發(fā)明專利]電子設(shè)備及其制造方法有效
| 申請?zhí)枺?/td> | 201610452847.2 | 申請日: | 2016-06-21 |
| 公開(公告)號: | CN106611813B | 公開(公告)日: | 2020-04-14 |
| 發(fā)明(設(shè)計)人: | 盧承模;金亮坤;鄭求烈;李寶美 | 申請(專利權(quán))人: | 愛思開海力士有限公司 |
| 主分類號: | H01L43/02 | 分類號: | H01L43/02;H01L43/12 |
| 代理公司: | 北京弘權(quán)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363 | 代理人: | 王建國;許偉群 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 電子設(shè)備 及其 制造 方法 | ||
1.一種包括半導(dǎo)體存儲器的電子設(shè)備,
其中,半導(dǎo)體存儲器包括磁性隧道結(jié)MTJ結(jié)構(gòu),MTJ結(jié)構(gòu)包括:自由層,具有可改變的磁化方向;釘扎層,具有釘扎的磁化方向;以及隧道阻擋層,夾在自由層與釘扎層之間,
其中,自由層包括CoFeAlB合金,
其中,Al在CoFeAlB合金中的含量小于10%。
2.根據(jù)權(quán)利要求1所述的電子設(shè)備,其中,Al在CoFeAlB合金中的含量為5%或者更大。
3.根據(jù)權(quán)利要求1所述的電子設(shè)備,其中,半導(dǎo)體存儲器還包括底層,底層設(shè)置在MTJ結(jié)構(gòu)之下,并且用于增加位于底層之上的層的垂直磁性晶體各向異性。
4.根據(jù)權(quán)利要求3所述的電子設(shè)備,其中,底層包括AlN。
5.根據(jù)權(quán)利要求1所述的電子設(shè)備,其中,半導(dǎo)體存儲器還包括磁校正層,磁校正層減少由釘扎層產(chǎn)生的雜散磁場的影響。
6.根據(jù)權(quán)利要求5所述的電子設(shè)備,其中,磁校正層設(shè)置在MTJ結(jié)構(gòu)之上。
7.根據(jù)權(quán)利要求6所述的電子設(shè)備,其中,半導(dǎo)體存儲器還包括間隔件層,間隔件層夾在MTJ結(jié)構(gòu)與磁校正層之間,并且包括貴金屬。
8.根據(jù)權(quán)利要求1所述的電子設(shè)備,其中,半導(dǎo)體存儲器還包括一個或多個層,一個或多個層設(shè)置在MTJ結(jié)構(gòu)之上或之下,并且具有與MTJ結(jié)構(gòu)的側(cè)壁對齊的側(cè)壁。
9.根據(jù)權(quán)利要求3所述的電子設(shè)備,其中,底層的側(cè)壁不與MTJ結(jié)構(gòu)的側(cè)壁對齊。
10.根據(jù)權(quán)利要求9所述的電子設(shè)備,其中,底層的上表面的寬度比MTJ結(jié)構(gòu)的下表面的寬度大。
11.根據(jù)權(quán)利要求1所述的電子設(shè)備,還包括微處理器,微處理器包括:
控制單元,被配置成從微處理器的外部接收包括命令的信號,并且執(zhí)行命令的提取、解碼、或者控制微處理器的信號的輸入或輸出;
操作單元,被配置成基于控制單元對命令解碼的結(jié)果來執(zhí)行運(yùn)算;以及
存儲單元,被配置成存儲用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對應(yīng)的數(shù)據(jù)、或者用于執(zhí)行運(yùn)算的數(shù)據(jù)的地址,
其中,半導(dǎo)體存儲器是微處理器中的存儲單元的部件。
12.根據(jù)權(quán)利要求1所述的電子設(shè)備,還包括處理器,處理器包括:
核心單元,被配置成基于從處理器的外部輸入的命令,通過使用數(shù)據(jù)來執(zhí)行與命令相對應(yīng)的操作;
高速緩沖存儲單元,被配置成存儲用于執(zhí)行運(yùn)算的數(shù)據(jù)、與執(zhí)行運(yùn)算的結(jié)果相對應(yīng)的數(shù)據(jù)、或者用于執(zhí)行運(yùn)算的數(shù)據(jù)的地址;以及
總線接口,連接在核心單元與高速緩沖存儲單元之間,并且被配置成在核心單元與高速緩沖存儲單元之間傳送數(shù)據(jù),
其中,半導(dǎo)體存儲器是處理器中的高速緩沖存儲單元的部件。
13.根據(jù)權(quán)利要求1所述的電子設(shè)備,還包括處理系統(tǒng),處理系統(tǒng)包括:
處理器,被配置成將通過處理器接收的命令解碼,并且基于對命令解碼的結(jié)果而控制對于信息的操作;
輔助存儲器件,被配置成存儲用于將命令和信息解碼的程序;
主存儲器件,被配置成調(diào)用和存儲來自輔助存儲器件的程序和信息,使得處理器在執(zhí)行程序時能夠使用程序和信息而執(zhí)行操作;以及
接口器件,被配置成在處理器、輔助存儲器件和主存儲器件中的至少一個與外部之間執(zhí)行通信,
其中,半導(dǎo)體存儲器是處理系統(tǒng)中輔助存儲器件或者主存儲器件的部件。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于愛思開海力士有限公司,未經(jīng)愛思開海力士有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610452847.2/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





