[發明專利]一種半導體器件及其制作方法、電子裝置

有效

• 申請號: 201610446550.5
• 申請日: 2016-06-20
• 公開（公告）號: CN107527947B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 周乾;楊海玩;黃永彬
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L21/28;H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;張建

本發明提供一種半導體器件及其制作方法、電子裝置，該半導體器件包括：半導體襯底，位于所述半導體襯底上的主柵極和位于所述主柵極之下的溝道，以及位于所述主柵極和溝道兩側的源極和漏極，在所述源極和漏極之間還設置有n個子柵極，所述主柵極和所述n個子柵極之間彼此分離，其中，所述主柵極和所述n個子柵極每個均可單獨施加不同的電壓，以調節施加在所述溝道上的電壓，n為大于等于1的整數。該半導體器件可以精確控制飽和電流，方便進行器件調試。該電子裝置具有類似的優點。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制作方法、電子裝置。

背景技術

隨著半導體技術的發展和市場的需求，有各種各樣的產品采用集成電路制造技術完成。而對于許多新流片(tape out)的產品而言，例如模擬高壓器件，精確地飽和源漏電流(Idsat)控制是必要的，這是因為在初始調試階段，獲得精確的飽和源漏電流對于快速響應非常有用。然而，通常在器件第一次出廠之后獲得精確的飽和源漏電流是非常困難的，這對于初期階段的器件調試非常不利。

因此，需要提出一種新的半導體器件及其制作方法，以至少部分解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提出一種半導體器件及其制作方法，可以實現對飽和電流的精確控制。

本發明一方面提供一種半導體器件，其包括：一種半導體器件，其特征在于，包括：半導體襯底，位于所述半導體襯底上的主柵極和位于所述主柵極之下的溝道，以及位于所述主柵極和溝道兩側的源極和漏極，在所述源極和漏極之間還設置有n個子柵極，所述主柵極和所述n個子柵極之間彼此分離，其中，所述主柵極和所述n個子柵極每個均可單獨施加不同的電壓，以調節施加在所述溝道上的電壓，n為大于等于1的整數。

進一步地，每個所述子柵極沿源極和漏極的方向設置。

進一步地，所述n個子柵極并列布置。

進一步地，所述主柵極包括n個開口，在每所述開口中設置有一個所述子柵極。

進一步地，所述主柵極包括n+1個指狀部，在相鄰的兩個所述指狀部之間設置有一個所述子柵極。

進一步地，所述主柵極和所述n個子柵極并列設置。

進一步地，所述主柵極設置在所述溝道的中部區域之上，所述子柵極設置在所述主柵極兩側。

進一步地，所述n為偶數，所述n個子柵極對稱分布在所述主柵極兩側。

進一步地，所述半導體器件為NMOS器件或PMOS器件。

本發明提出的半導體器件包括彼此分離的主柵極和n個子柵極，通過控制主柵極101和n個子柵極中施加有電壓的柵極數量，便可在溝道上施加不同的電壓，在本實施例提出的半導體器件中，有n+1中柵極連接方式，因而使得溝道上施加的電壓具有非常大的調節范圍，通過在溝通施加不同的電壓，可以獲得不同的飽和電流，而本實施例提出的半導體器件，由于具有較大的調節范圍，因而可以精確地控制器件的飽和電流(Idsat)。

本發明另一方面提供一種半導體器件的制作方法，該制作方法包括下述步驟：提供半導體襯底，在所述半導體襯底上形成柵極材料層和位于所述柵極材料層兩側的源極和漏極；圖形化所述柵極材料層，以形成主柵極以及n個與所述主柵極彼此分離的子柵極；形成所述主柵極、n個子柵極、源極和漏極的接觸，其中，所述主柵極和所述n個子柵極每個均可單獨施加不同的電壓，以調節施加在所述溝道上的電壓，n為大于等于1的整數。

進一步地，每個所述子柵極沿源極和漏極的方向設置。