[發(fā)明專利]一種平板探測(cè)器的固件加載方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201610428541.3
• 申請(qǐng)日: 2016-06-16
• 公開（公告）號(hào): CN107515799A
• 公開（公告）日: 2017-12-26
• 發(fā)明（設(shè)計(jì)）人: 郁凱峰;方志強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 上海奕瑞光電子科技有限公司
• 主分類號(hào): G06F11/14
• 分類號(hào): G06F11/14;G06F11/10;G06F9/445
• 代理公司: 上海光華專利事務(wù)所(普通合伙)31219
• 代理人: 余明偉

1.一種FPGA+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，所述固件加載方法包括：

將flash劃分為存儲(chǔ)出廠時(shí)固件數(shù)據(jù)的原廠區(qū)、存儲(chǔ)升級(jí)時(shí)寫入的固件數(shù)據(jù)的升級(jí)區(qū)、及存儲(chǔ)原廠區(qū)和升級(jí)區(qū)的起始地址信息的基本信息區(qū)；

平板探測(cè)器上電后，F(xiàn)PGA自動(dòng)從基本信息區(qū)讀取原廠區(qū)和升級(jí)區(qū)的起始地址信息，并保存在內(nèi)部寄存器中，同時(shí)跳轉(zhuǎn)至升級(jí)區(qū)的起始地址，讀取升級(jí)區(qū)固件數(shù)據(jù)并進(jìn)行校驗(yàn)，如果所有數(shù)據(jù)檢驗(yàn)通過，則升級(jí)區(qū)的固件加載完成，F(xiàn)PGA正常啟動(dòng)；如果數(shù)據(jù)校驗(yàn)失敗，則跳轉(zhuǎn)至原廠區(qū)的起始地址，讀取原廠區(qū)固件數(shù)據(jù)以完成加載。

2.根據(jù)權(quán)利要求1所述的FPGA+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，當(dāng)升級(jí)區(qū)固件數(shù)據(jù)校驗(yàn)錯(cuò)誤時(shí)，F(xiàn)PGA經(jīng)過至少一次重新讀取升級(jí)區(qū)固件數(shù)據(jù)進(jìn)行校驗(yàn)的過程，在重復(fù)校驗(yàn)過程中，如果所有數(shù)據(jù)校驗(yàn)通過，則升級(jí)區(qū)的固件加載完成，F(xiàn)PGA正常啟動(dòng)；如果數(shù)據(jù)校驗(yàn)失敗，則跳轉(zhuǎn)至原廠區(qū)的起始地址，讀取原廠區(qū)固件數(shù)據(jù)以完成加載。

3.根據(jù)權(quán)利要求1所述的FPGA+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，基本信息區(qū)的起始地址從0開始。

4.根據(jù)權(quán)利要求2所述的FPGA+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，所述FPGA經(jīng)過3次重新讀取升級(jí)區(qū)固件數(shù)據(jù)進(jìn)行校驗(yàn)的過程。

5.根據(jù)權(quán)利要求1所述的FPGA+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，所述基本信息區(qū)存儲(chǔ)的信息還包括升級(jí)區(qū)固件的加載模式，所述基本信息區(qū)的信息通過開發(fā)工具生成或開發(fā)人員手動(dòng)生成。

6.根據(jù)權(quán)利要求1所述的FPGA+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，原廠區(qū)的起始地址與基本信息區(qū)的結(jié)束地址為連續(xù)地址或非連續(xù)地址中的一種；升級(jí)區(qū)的起始地址與原廠區(qū)的結(jié)束地址為連續(xù)地址或非連續(xù)地址中的一種。

7.一種FPGA+MCU/CPLD+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，所述固件加載方法包括：

將flash劃分為存儲(chǔ)出廠時(shí)固件數(shù)據(jù)的原廠區(qū)、及存儲(chǔ)升級(jí)時(shí)寫入的固件數(shù)據(jù)的升級(jí)區(qū)，其中，所述原廠區(qū)和升級(jí)區(qū)的起始地址保存在MCU/CPLD中；

平板探測(cè)器上電后，MCU/CPLD自動(dòng)跳轉(zhuǎn)至升級(jí)區(qū)的起始地址，讀取升級(jí)區(qū)固件數(shù)據(jù)并進(jìn)行校驗(yàn)，如果所有數(shù)據(jù)檢驗(yàn)通過，按照FPGA配置接口時(shí)序?qū)⑺錾?jí)區(qū)固件數(shù)據(jù)寫入FPGA，完成固件加載；如果數(shù)據(jù)校驗(yàn)失敗，則跳轉(zhuǎn)至原廠區(qū)的起始地址，讀取原廠區(qū)固件數(shù)據(jù)，并進(jìn)行數(shù)據(jù)校驗(yàn)后寫入FPGA以完成固件加載。

8.根據(jù)權(quán)利要求7所述的FPGA+MCU/CPLD+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，當(dāng)升級(jí)區(qū)固件數(shù)據(jù)校驗(yàn)錯(cuò)誤時(shí)，MCU/CPLD經(jīng)過至少一次重新讀取升級(jí)區(qū)固件數(shù)據(jù)進(jìn)行校驗(yàn)的過程，在重復(fù)校驗(yàn)過程中，如果所有數(shù)據(jù)校驗(yàn)通過，則按照FPGA配置接口時(shí)序?qū)⑺錾?jí)區(qū)固件數(shù)據(jù)寫入FPGA，完成固件加載；如果數(shù)據(jù)校驗(yàn)失敗，則跳轉(zhuǎn)至原廠區(qū)的起始地址，讀取原廠區(qū)固件數(shù)據(jù)，并進(jìn)行數(shù)據(jù)校驗(yàn)后寫入FPGA以完成固件加載。

9.根據(jù)權(quán)利要求8所述的FPGA+MCU/CPLD+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，所述MCU/CPLD經(jīng)過3次重新讀取升級(jí)區(qū)固件數(shù)據(jù)進(jìn)行校驗(yàn)的過程。

10.根據(jù)權(quán)利要求7所述的FPGA+MCU/CPLD+Flash通信控制系統(tǒng)架構(gòu)的平板探測(cè)器的固件加載方法，其特征在于，升級(jí)區(qū)的起始地址與原廠區(qū)的結(jié)束地址為連續(xù)地址非連續(xù)地址中的一種。