[發明專利]柵控二極管及其形成方法

有效

• 申請號: 201610407349.6
• 申請日: 2016-06-12
• 公開（公告）號: CN107492569B
• 公開（公告）日: 2020-02-07
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L23/367;H01L23/48;H01L21/328;H01L21/48
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 高靜;吳敏

一種柵控二極管及其形成方法，所述柵控二極管包括：襯底，所述襯底上具有鰭部；位于所述鰭部表面的第一柵極結構；位于所述第一柵極結構兩側鰭部內的第一摻雜區和第二摻雜區；位于所述第一摻雜區表面上的第一連接插塞，所述第一連接插塞覆蓋所述第一柵極結構露出的所述第一摻雜區表面；位于所述第二摻雜區表面上的第二連接插塞。本發明還提供形成上述柵控二極管的方法。本發明通過形成覆蓋第一摻雜區表面的第一連接插塞，增大了第一連接插塞與第一摻雜區的接觸面積，有效的增大了第一連接插塞與第一摻雜區交界面電流通道的寬度，改善了第一連接插塞與第一摻雜區交界面電流擁堵問題，提高了所形成柵控二極管的性能。

技術領域

本發明涉及半導體制造領域，特別涉及一種柵控二極管及其形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高的集成度的方向發展。晶體管作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高，平面晶體管的柵極尺寸也越來越短，傳統的平面晶體管對溝道電流的控制能力變弱，產生短溝道效應，產生漏電流，最終影響半導體器件的電學性能。

為了克服晶體管的短溝道效應，抑制漏電流，現有技術提出了鰭式場效應晶體管(Fin FET)，鰭式場效應晶體管是一種常見的多柵器件。鰭式場效應晶體管的結構包括：位于半導體襯底表面的鰭部和介質層，所述介質層覆蓋部分所述鰭部的側壁，且介質層表面低于鰭部頂部；位于介質層表面、以及鰭部的頂部和側壁表面的柵極結構；位于所述柵極結構兩側的鰭部內的源區和漏區。

隨著半導體器件尺寸的縮小，半導體芯片受到靜電損傷的因素也越來越多。在現有的芯片設計中常采用靜電放電(ESD，Electrostatic Discharge)保護電路以減小芯片靜電損傷。現有技術的靜電放電保護電路一般包括具有鰭式場效應晶體管結構的柵控二極管。

然而，隨著半導體器件的尺寸不斷縮小，具有鰭式場效應晶體管結構的柵控二極管往往存在性能不足的問題。

發明內容

本發明解決的問題是提供一種柵控二極管及其形成方法，以提高柵控二極管的性能。

為解決上述問題，本發明提供一種柵控二極管，包括：

襯底，所述襯底上具有鰭部；位于所述鰭部表面的第一柵極結構，所述第一柵極結構橫跨所述鰭部，覆蓋所述鰭部頂部和側壁的部分表面；位于所述第一柵極結構兩側鰭部內的第一摻雜區和第二摻雜區，所述第一摻雜區內具有第一類型摻雜離子，所述第二摻雜區內具有第二類型摻雜離子；位于所述第一摻雜區表面上的第一連接插塞，所述第一連接插塞為柵控二極管的電流輸入端，所述第一連接插塞覆蓋所述第一柵極結構露出的所述第一摻雜區表面；位于所述第二摻雜區表面上的第二連接插塞，所述第二連接插塞為柵控二極管的電流輸出端。

可選的，所述第一連接插塞還與所述第一柵極結構的頂部表面接觸。

可選的，所述柵控二極管還包括位于所述襯底和鰭部內的阱區，所述阱區內具有第二類型摻雜離子；所述第一柵極結構包括第一功函數層，所述第一功函數層為第一類型功函數層。

可選的，所述第一連接插塞在所述第一柵極結構頂部表面的投影面積與所述第一柵極結構頂部表面積的比值在1/3到2/3范圍內。

可選的，所述第一柵極結構包括第一柵極疊層和位于所述第一柵極疊層側壁的第一側墻；所述第一連接插塞還覆蓋所述第一側墻表面。

可選的，所述柵控二極管還包括：位于所述鰭部表面的第二柵極結構，所述第二柵極結構橫跨所述鰭部，覆蓋所述鰭部頂部和側壁的部分表面，所述第二柵極結構與所述第一柵極結構間具有預設間隔；所述第一摻雜區位于所述第一柵極結構和所述第二柵極結構之間的鰭部內；所述第一連接插塞填充于所述第一柵極結構和第二柵極結構之間的間隙，且與所述第一柵極結構和第二柵極結構的頂部表面接觸。