[發明專利]半導體結構的制造方法

有效

• 申請號: 201610404105.2
• 申請日: 2016-06-08
• 公開（公告）號: CN107481932B
• 公開（公告）日: 2020-08-07
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

一種半導體結構的制造方法，包括：提供基底，包括襯底以及位于襯底上的鰭部，襯底包括第一區域和第二區域，第一區域用于形成具有第一閾值電壓的晶體管，第二區域用于形成具有第二閾值電壓的晶體管，第一閾值電壓大于第二閾值電壓；在襯底上形成層間介質層；在層間介質層內形成露出第一區域鰭部的第一開口以及露出第二區域鰭部的第二開口；在第一開口和第二開口底部形成界面層；在第二開口的界面層上形成阻擋層；對基底進行退火處理。本發明在第二開口的界面層上形成阻擋層后，對基底進行退火處理，退火處理使第一開口的界面層厚度增加，而第二開口的界面層因被阻擋層覆蓋而厚度不發生改變，從而使第一開口的界面層厚度大于第二開口的界面層厚度。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體結構的制造方法。

背景技術

在半導體制造中，隨著超大規模集成電路的逐步發展，集成電路特征尺寸持續減小。為了適應特征尺寸的減小，MOSFET場效應管的溝道長度也相應不斷縮短。然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，因此柵極對溝道的控制能力隨之變差，柵極電壓夾斷(pinch off)溝道的難度也越來越大，使得亞閾值漏電(subthreshold leakage)現象，即所謂的短溝道效應(SCE：short-channel effects)更容易發生。

因此，為了更好的適應特征尺寸的減小，半導體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應管(FinFET)。FinFET中，柵至少可以從兩側對超薄體(鰭部)進行控制，與平面MOSFET器件相比柵對溝道的控制能力更強，能夠很好的抑制短溝道效應；且FinFET相對于其他器件，與現有集成電路制造具有更好的兼容性。

但是，現有技術難以獲得閾值電壓不同的半導體器件。

發明內容

本發明解決的問題是提供一種半導體結構的制造方法，獲得具有不同閾值電壓的半導體器件。

為解決上述問題，本發明提供一種半導體結構的制造方法，包括：提供基底，所述基底包括襯底以及位于襯底上的分立的鰭部，所述襯底包括第一區域和第二區域，所述第一區域用于形成具有第一閾值電壓的晶體管，所述第二區域用于形成具有第二閾值電壓的晶體管，且所述第一閾值電壓大于所述第二閾值電壓；形成橫跨所述第一區域鰭部且覆蓋鰭部部分頂部和側壁表面的第一偽柵結構，形成橫跨所述第二區域鰭部且覆蓋鰭部部分頂部和側壁表面的第二偽柵結構；在所述襯底上形成層間介質層，所述層間介質層覆蓋所述第一偽柵結構側壁以及第二偽柵結構側壁；去除所述第一偽柵結構，在所述第一區域層間介質層內形成露出所述第一區域鰭部的第一開口，去除所述第二偽柵結構，在所述第二區域層間介質層內形成露出所述第二區域鰭部的第二開口；在所述第一開口和第二開口底部形成界面層；在所述第二開口的界面層上形成阻擋層；對所述基底進行退火處理；完成所述退火處理后，去除所述阻擋層；去除所述阻擋層后，在所述第一開口中形成第一柵極結構，并在所述第二開口中形成第二柵極結構。

可選的，所述阻擋層具有無定形結構。

可選的，所述阻擋層的材料為TiSiN或TaSiN。

可選的，所述阻擋層的厚度為至

可選的，所述界面層的材料為氧化硅或氮氧化硅。

可選的，在進行所述退火處理之前，所述界面層的厚度為至

可選的，所述退火處理的步驟使所述第一開口底部的界面層厚度增加至

可選的，所述界面層的材料為氧化硅，所述退火處理為在氧氣環境中的退火處理。

可選的，所述退火處理為快速熱退火處理。