[發明專利]電路板及電路板制作方法

在審

• 申請號: 201610398874.6
• 申請日: 2016-06-07
• 公開（公告）號: CN107484334A
• 公開（公告）日: 2017-12-15
• 發明（設計）人: 周雷;劉瑞武;何明展;周瓊
• 申請（專利權）人: 鵬鼎控股(深圳)股份有限公司;宏啟勝精密電子（秦皇島）有限公司;鵬鼎科技股份有限公司
• 主分類號: H05K1/14
• 分類號: H05K1/14;H05K3/46
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司44334
• 代理人: 薛曉偉

技術領域

本發明涉及一種電路板及電路板制作方法。

背景技術

隨著電子技術的發展，電子產品逐漸小型化，電路板的布線密度逐漸增大，電路板的導線之間的間距(線距)逐漸減小，同時由于電子產品的功能多樣化，為提升導線的過載電流，電路板的導線的厚度(線厚)逐漸增大。現有技術由于制作精度的限制，電路板的線厚與線距的比值一定。當線距一定的情況下，增大線厚與線距的比值時，易因蝕刻不盡而造成短路。

發明內容

有鑒于此，有必要提供一種能夠解決上述技術問題的電路板及電路板制作方法。

一種電路板，包括第一子電路板及通過粘膠層與所述第一子電路板粘結的第二子電路板，所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形，所述粘膠層分散有電性獨立的導電粒子，所述導電粒子刺破所述粘膠層并破裂，所述第一線路圖形與所述第二線路圖形通過所述粘膠層中破裂的導電粒子電導通形成所述電路板的線路圖形，所述電路板的線路圖形的厚度等于所述第一線路圖形、所述粘膠層及所述第二線路圖形的厚度之和。

一種電路板制作方法，包括步驟：

制作第一子電路板及第二子電路板，所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形；

提供粘膠層，所述粘膠層內分散有電性獨立的導電粒子；

堆疊所述第一子電路板、所述粘膠層及所述第二子電路板，所述粘膠層設置在所述第一子電路板與所述第二子電路板之間，所述第一線路圖形與所述第二線路圖形對應；及

施壓使所述第一子電路板通過所述粘膠層與所述第二子電路板粘結，所述導電粒子刺破所述粘膠層并破裂，所述第一線路圖形與所述第二線路圖形通過所述粘膠層中的破裂的導電粒子電性連接形成所述電路板的線路圖形，所述電路板的線路圖形的厚度等于所述第一線路圖形、所述粘膠層及所述第二線路圖形的厚度之和。

相較于現有技術，本發明提供的電路板及電路板制作方法，由于所述第一子電路板包括第一線路圖形，所述第二子電路板包括與所述第一線路圖形對應的第二線路圖形，如此可使得所述電路板的線距一定，且所述第一線路圖形與所述第二線路圖形通過粘膠層粘結，并通過粘膠層內的導電粒子電性連接，由于所述第一子電路板及第二子電路板可在現有技術的制作精度的限制下完成，如此，可在避免蝕刻不盡的同時使得所述電路板的線厚增大，從而可以進一步增大所述電路板的線厚與線距的比值。

附圖說明

圖1為本發明具體實施方式提供的電路板的局部立體示意圖。

圖2為本發明制作形成的第一子電路板及第二子電路板的剖面示意圖。

圖3為本發明提供的基板的剖面示意圖。

圖4為將圖3的銅箔層制作形成第一線路圖形的第一原銅層后的剖面示意圖。

圖5為在圖4的第一原銅層上形成感光材料層后的剖面示意圖。

圖6為將圖5的感光材料層制作形成第一介電層，并移除與所述第一原銅層對應的部分所述感光材料層后的剖面示意圖。

圖7為在圖6的第一原銅層上形成第一鍍銅層后的剖面示意圖。

圖8為本發明提供的粘膠層的剖面示意圖。

圖9為將圖2中的第一子電路板及第二子電路板與圖8中的粘膠層堆疊后的剖面示意圖。

圖10為對圖9中堆疊的第一子電路板、粘膠層及第二子電路板施壓后的剖面示意圖。

圖11為分別在圖10的第一子電路板及第二子電路板上形成第一防焊層及第二防焊層的剖面示意圖。

主要元件符號說明

電路板 100

第一子電路板 11

粘膠層 14

第二子電路板 17

第一介電層 111

第一線路圖形 115

第一表面 112

第二表面 113

第一原銅層 116

第一鍍銅層 117

導電粒子 141

第二介電層 171

第二線路圖形 175

第三表面 172

第四表面 173

第二原銅層 176

第二鍍銅層 177

第一防焊層 18

第二防焊層 19

開口 181

電性連接墊 182

基板 101

絕緣層 102

銅箔層 103

感光材料層 104