[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201610379438.4
• 申請日: 2016-06-01
• 公開（公告）號: CN107452793B
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 張海洋;王彥
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/205;H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 劉倜

本發明公開了半導體裝置及其制造方法。該半導體裝置包括：襯底和位于襯底上的鰭片結構，該鰭片結構包括：在襯底上的第一半導體層和在第一半導體層上的堆疊的一個或多個半導體層結構，該半導體層結構包括：第一絕緣物層和在第一絕緣物層上的第二半導體層；該第一半導體層的材料的構成元素與該第二半導體層的材料的構成元素相同。相比現有技術的鰭片結構，在本發明的鰭片結構中插入了一個或多個絕緣物層，可以使得利用本發明的鰭片結構制造形成的半導體器件得到更高的導通電流與關斷電流比，從而提供器件性能。

技術領域

本發明涉及半導體領域，特別涉及半導體裝置及其制造方法。

背景技術

FINFET(Fin Field Effect Transistor，鰭片式場效應晶體管)器件對溝道電荷顯示出比較好的柵極控制能力，從而可以進一步縮小CMOS(Complementary Metal-Oxide-Semiconductor Transistor，互補金屬氧化物半導體)器件的尺寸。目前，帶有FIN結構的邏輯器件得到了廣泛的應用。但是要提高現有的FINFET器件的電學性能卻越來越困難。

發明內容

本發明的發明人發現上述現有技術中存在問題，并因此針對所述問題中的至少一個問題提出了一種新的技術方案。

本發明的目的之一是：提供一種半導體裝置的制造方法。本發明的目的之一是：提供一種半導體裝置。本發明可以提高半導體器件的電學性能。

根據本發明的第一方面，提供了一種半導體裝置的制造方法，包括以下步驟：

在襯底上形成第一半導體層；

在所述第一半導體層上形成堆疊的一個或多個半導體層結構，所述半導體層結構包括：第一絕緣物層和在所述第一絕緣物層上的第二半導體層；所述第一半導體層的材料的構成元素與所述第二半導體層的材料的構成元素相同；以及

至少蝕刻所述一個或多個半導體層結構和所述第一半導體層以形成鰭片結構。

在一個實施例中，所述半導體層結構還包括第三半導體層，在該半導體層結構中，所述第一絕緣物層夾在所述第三半導體層和所述第二半導體層之間，其中所述第三半導體層和所述第二半導體層的材料包含至少一種共同的構成元素。

在一個實施例中，所述第三半導體層和所述第二半導體層的材料分別包括Ⅲ-Ⅴ族化合物。

在一個實施例中，所述第三半導體層的材料包含兩種構成元素，所述第二半導體層的材料包含三種構成元素。

在一個實施例中，所述襯底還包括第四半導體層，所述第一半導體層生長在所述第四半導體層上。

在一個實施例中，所述襯底還包括高k電介質層，所述第一半導體層形成在所述高k電介質層上。

在一個實施例中，所述襯底的材料包括硅；所述第一半導體層的材料包括InGaAs；所述第二半導體層的材料包括InGaAs；所述第一絕緣物層的材料包括高介電常數材料。

在一個實施例中，所述第三半導體層的材料包括InP。

在一個實施例中，所述第四半導體層的材料包括InAlAs。

在一個實施例中，所述高介電常數材料包括HfO₂。

在一個實施例中，所述蝕刻使得所述鰭片結構兩側形成溝槽，所述制造方法還包括：在所述溝槽中部分地填充第二絕緣物層。

根據本發明的第二方面，提供了一種半導體裝置的制造方法，包括：

在襯底上形成第一半導體層；