[實用新型]高壓電路中低壓器件的高壓阱版圖結構

有效

• 申請號: 201320168792.4
• 申請日: 2013-04-07
• 公開（公告）號: CN203150554U
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 閆琳靜;劉菁;楊森林;單闖
• 申請（專利權）人: 北京經緯恒潤科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本申請涉及模擬電路設計技術領域，尤其涉及一種高壓電路中低壓器件的高壓阱版圖結構。

背景技術

低壓器件，指工作電壓較低的電子器件。例如，對于5V工藝的P型場效應管（PMOS），工作電壓為5V的PMOS為低壓PMOS（LV?PMOS），而工作電壓大于5V（如15V、25V、40V等）的PMOS則為高壓PMOS（HV?PMOS）。集成電路中的PMOS器件通常產生于N阱中。通過在P型襯底（PSUB）擴散N型摻雜（如磷），可形成內嵌于PSUB的凹槽中的N阱。如圖1所示，以LV?PMOS管為例，其源極（S）和漏極（D）通過在N阱上設置P型摻雜（如硼）形成，柵極（G）設置于源極（S）和漏極（D）之間的溝道上，N阱通過N型摻雜提供較低的阱電位（B）。

集成電路中，防止高壓擊穿是保證芯片可靠性的關鍵。高壓電路中，在保證器件的柵極氧化層的不被擊穿的前提下，為減小芯片的面積，通常采用低壓器件。若產生該低壓器件的N阱電位出現高電壓（即N阱電位等于電源電壓、或在電源電壓和該低壓器件的工作電壓之間，此時N阱可稱為高壓N阱），將使該低壓器件的N阱與PSUB之間的壓差大于其擊穿電壓，導致N阱與PSUB之間的PN結發生擊穿，影響低壓器件甚至整個電路的正常工作。

實用新型內容

有鑒于此，本申請目的在于提供一種高壓電路中低壓器件的高壓阱版圖結構，以解決現有技術形成低壓器件的N阱與PSUB之間的PN結易發生擊穿的問題。

為實現上述目的，本申請提供如下技術方案：

一種高壓電路中低壓器件的高壓阱版圖結構，包括P型襯底和N阱，所述N阱的側面和P型襯底之間設有滿足高壓規則的阻擋層；所述低壓器件設置于所述N阱上；所述N阱的阱電位為高壓。

優選地，所述低壓器件為低壓P型場效應管；所述低壓P型場效應管的源極和漏極分別為設置在所述N阱上互不接觸的的P型摻雜；所述低壓P型場效應管的柵極為多晶硅，設置于源極和漏極之間的溝道上。

優選地，所述低壓P型場效應管的個數為一個或多個，且每個低壓P型場效應管的襯底電位相同。

從上述的技術方案可以看出，本申請在不修改現有高壓電路結構的前提下，通過在P型襯底和N阱之間設置滿足高壓規則的阻擋層，減小了N阱周圍P型離子的濃度，增加了PN結的寬度，從而避免了P型襯底和N阱之間發生雪崩擊穿和齊納擊穿，進而保證了設置于該N阱上的低壓器件（如低壓P型場效應管）應用于高壓電路時的可靠性，且成本低、易于實現。因此，本申請解決了現有技術的問題。

附圖說明

為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為現有技術中低壓器件的版圖剖面結構圖；

圖2為本申請實施例提供一的高壓電路中低壓器件的高壓阱版圖剖面結構圖；

圖3為本申請實施例提供二的高壓電路中低壓器件的高壓阱版圖剖面結構圖。

具體實施方式

下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。基于本申請中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本申請保護的范圍。

本申請實施例公開了一種高壓電路中低壓器件的高壓阱版圖結構，以解決現有技術形成低壓器件的N阱與PSUB之間的PN結易發生擊穿的問題。

參照圖2，本申請實施例一提供的高壓電路中低壓器件的高壓阱版圖結構，包括P型襯底201和N阱（TB）202，N阱202的底部與P型襯底之間設有埋層（BN）204，用于將N阱的底部與P型襯底進行隔離。N阱202的側面和P型襯底201之間設有滿足高壓規則（HV?rule）的阻擋層（NFBLK）203。上述應用于高壓電路中的低壓器件設置于N阱202上。其中，上述高壓規則（HV?rule）由工藝廠提供。N阱202的表層設有N型摻雜2024，該N型摻雜作為N阱202的外接端口B，與高壓電路的電源電壓連接，即N阱的阱電位為高壓。

阻擋層203的寬度w根據高壓電路的電源電壓并通過查詢工藝廠提供的工藝文件來確定。通過在P型襯底201和N阱202之間設置阻擋層203，可有效避免應用于高壓電路中時P型襯底201和N阱202之間發生擊穿，其原理敘述如下：