[發明專利]一種阻抗衰減緩沖器及低壓差線性穩壓器

有效

• 申請號: 201610362694.2
• 申請日: 2016-05-26
• 公開（公告）號: CN106020306B
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 潘少輝;胡勝發
• 申請（專利權）人: 安凱(廣州）微電子技術有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 深圳中一專利商標事務所44237
• 代理人: 張全文

1.一種阻抗衰減緩沖器，所述阻抗衰減緩沖器連接在誤差放大器和匹配管之間，所述誤差放大器和所述匹配管之間還接有密勒電容Cc，其特征在于，所述阻抗衰減緩沖器包括補償電容C0，所述補償電容C0連接在所述阻抗衰減緩沖器的輸入端和地之間，所述補償電容C0與所述密勒電容Cc共同構成補償電路以實現頻率補償；

所述阻抗衰減緩沖器還包括：PMOS管Q1、NMOS管Q2、PMOS管Q3、NMOS管Q4、PMOS管Q5和開關管；

所述NMOS管Q2的漏極、所述PMOS管Q1的漏極、所述PMOS管Q1的源極、所述PMOS管Q1的柵極、所述PMOS管Q3的源極、所述PMOS管Q5的柵極及所述PMOS管Q5的源極共接于電源，所述PMOS管Q3的柵極為所述阻抗衰減緩沖器的輸入端，所述PMOS管Q3的源極與所述PMOS管Q5的漏極共接于所述開關管的高電位端，所述PMOS管Q3的漏極與所述NMOS管Q4的漏極共接于所述開關管的控制端，所述NMOS管Q4的源極、所述開關管的低電位端及所述NMOS管Q2的源極共接于地，所述NMOS管Q4的柵極與所述NMOS管Q2的柵極共接于所述NMOS管Q2的漏極。

2.如權利要求1所述的阻抗衰減緩沖器，其特征在于，所述開關管采用NMOS管Q6，所述NMOS管Q6的漏極為所述開關管的高電位端，所述NMOS管Q6的源極為所述開關管的低電位端，所述NMOS管Q6的柵極為所述開關管的控制端。

3.如權利要求1所述的阻抗衰減緩沖器，其特征在于，所述開關管采用NPN型三極管Q7，所述NPN型三極管Q7的集電極為所述開關管的高電位端，所述NPN型三極管Q7的發射極為所述開關管的低電位端，所述NPN型三極管Q7的基極為所述開關管的控制端。

4.一種低壓差線性穩壓器，所述低壓差線性穩壓器包括誤差放大器、阻抗衰減緩沖器和匹配管，所述阻抗衰減緩沖器連接在所述誤差放大器和所述匹配管之間，所述誤差放大器和所述匹配管之間還接有密勒電容Cc，其特征在于，所述阻抗衰減緩沖器包括補償電容C0，所述補償電容C0連接在所述阻抗衰減緩沖器的輸入端和地之間，所述補償電容C0與所述密勒電容Cc共同構成補償電路以實現頻率補償；

所述阻抗衰減緩沖器還包括：PMOS管Q1、NMOS管Q2、PMOS管Q3、NMOS管Q4、PMOS管Q5和開關管；

所述NMOS管Q2的漏極、所述PMOS管Q1的漏極、所述PMOS管Q1的源極、所述PMOS管Q1的柵極、所述PMOS管Q3的源極、所述PMOS管Q5的柵極及所述PMOS管Q5的源極共接于電源，所述PMOS管Q3的柵極為所述阻抗衰減緩沖器的輸入端，所述PMOS管Q3的源極與所述PMOS管Q5的漏極共接于所述開關管的高電位端，所述PMOS管Q3的漏極與所述NMOS管Q4的漏極共接于所述開關管的控制端，所述NMOS管Q4的源極、所述開關管的低電位端及所述NMOS管Q2的源極共接于地，所述NMOS管Q4的柵極與所述NMOS管Q2的柵極共接于所述NMOS管Q2的漏極。

5.如權利要求4所述的低壓差線性穩壓器，其特征在于，所述開關管采用NMOS管Q6，所述NMOS管Q6的漏極為所述開關管的高電位端，所述NMOS管Q6的源極為所述開關管的低電位端，所述NMOS管Q6的柵極為所述開關管的控制端。

6.如權利要求4所述的低壓差線性穩壓器，其特征在于，所述開關管采用NPN型三極管Q7，所述NPN型三極管Q7的集電極為所述開關管的高電位端，所述NPN型三極管Q7的發射極為所述開關管的低電位端，所述NPN型三極管Q7的基極為所述開關管的控制端。