[發(fā)明專利]用于非易失性存儲(chǔ)器件的感測放大器及相關(guān)方法有效
| 申請(qǐng)?zhí)枺?/td> | 201610361838.2 | 申請(qǐng)日: | 2016-05-26 |
| 公開(公告)號(hào): | CN106887246B | 公開(公告)日: | 2020-03-27 |
| 發(fā)明(設(shè)計(jì))人: | M·帕索蒂;M·卡里希米;R·庫爾施瑞斯薩;C·奧里奇奧 | 申請(qǐng)(專利權(quán))人: | 意法半導(dǎo)體國際有限公司;意法半導(dǎo)體股份有限公司 |
| 主分類號(hào): | G11C7/06 | 分類號(hào): | G11C7/06;G11C11/4091 |
| 代理公司: | 北京市金杜律師事務(wù)所 11256 | 代理人: | 王茂華;張昊 |
| 地址: | 荷蘭阿*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 非易失性存儲(chǔ)器 放大器 相關(guān) 方法 | ||
1.一種存儲(chǔ)器件,包括:
相變存儲(chǔ)PCM單元和互補(bǔ)PCM單元的陣列;
列解碼器,耦合至所述PCM單元和所述互補(bǔ)PCM單元的所述陣列,并且具有第一輸出和第二輸出;
位線,耦合至所述PCM單元;
互補(bǔ)位線,耦合至所述互補(bǔ)PCM單元;以及
感測放大器,耦合至所述列解碼器,并包括:
電流積分器,耦合至所述第一輸出和所述第二輸出,并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流,
電流-電壓轉(zhuǎn)換器,耦合至所述電流積分器,并且被配置為接收所述第一電流和所述第二電流并分別向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)提供所述給定PCM單元和互補(bǔ)PCM單元的第一電壓和第二電壓,
差分比較器,耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn),并且被配置為根據(jù)所述第一電壓和所述第二電壓生成輸出信號(hào);和
邏輯電路,耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn),并且被配置為分別響應(yīng)于所述第一電壓和所述第二電壓禁用所述列解碼器并使位線電壓和互補(bǔ)位線電壓放電。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件,其中所述電流積分器包括耦合在所述位線和所述互補(bǔ)位線之間的均衡晶體管,以在均衡階段期間選擇性地建立所述位線和所述互補(bǔ)位線之間的連接。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件,還包括:耦合至所述差分比較器的讀取電路。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件,其中所述感測放大器被配置為在每個(gè)讀取循環(huán)之后執(zhí)行預(yù)充電操作和電壓均衡操作。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器件,其中每個(gè)PCM單元和相應(yīng)的互補(bǔ)PCM單元均包括相變區(qū)域以及與其耦合的選擇晶體管。
6.根據(jù)權(quán)利要求2所述的存儲(chǔ)器件,其中所述差分比較器的輸出被配置為生成使能切換到所述均衡階段的檢測邏輯信號(hào)。
7.根據(jù)權(quán)利要求2所述的存儲(chǔ)器件,還包括:預(yù)充電電路,被配置為在預(yù)充電階段期間將所述位線和所述互補(bǔ)位線充電至電源電壓。
8.一種感測放大器,耦合至相變存儲(chǔ)PCM單元和互補(bǔ)PCM單元的陣列,并且具有分別耦合至所述PCM單元和所述互補(bǔ)PCM單元的位線和互補(bǔ)位線,所述感測放大器包括:
電流積分器,耦合至第一輸出和第二輸出,并且被配置為分別接收給定PCM單元和互補(bǔ)PCM單元的第一電流和第二電流,
電流-電壓轉(zhuǎn)換器,耦合至所述電流積分器,并且被配置為接收所述第一電流和所述第二電流,并且分別向第一節(jié)點(diǎn)和第二節(jié)點(diǎn)提供所述給定PCM單元和互補(bǔ)PCM單元的第一電壓和第二電壓,
差分比較器,耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn),并且被配置為根據(jù)所述第一電壓和所述第二電壓生成輸出信號(hào);以及
邏輯電路,耦合至所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn),并且被配置為分別響應(yīng)于所述第一電壓和所述第二電壓禁用列解碼器,并使位線電壓和互補(bǔ)位線電壓放電。
9.根據(jù)權(quán)利要求8所述的感測放大器,其中所述電流積分器包括耦合在所述位線和所述互補(bǔ)位線之間的均衡晶體管,以在均衡階段期間選擇性地建立所述位線和所述互補(bǔ)位線之間的連接。
10.根據(jù)權(quán)利要求8所述的感測放大器,還包括:耦合至所述差分比較器的讀取電路。
11.根據(jù)權(quán)利要求8所述的感測放大器,其中所述感測放大器被配置為在每個(gè)讀取循環(huán)之后執(zhí)行預(yù)充電操作和電壓均衡操作。
12.根據(jù)權(quán)利要求8所述的感測放大器,其中每個(gè)PCM單元和相應(yīng)的互補(bǔ)PCM單元均包括相變區(qū)域以及與其耦合的選擇晶體管。
13.根據(jù)權(quán)利要求9所述的感測放大器,其中所述差分比較器的輸出被配置為生成使能切換到所述均衡階段的檢測邏輯信號(hào)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于意法半導(dǎo)體國際有限公司;意法半導(dǎo)體股份有限公司,未經(jīng)意法半導(dǎo)體國際有限公司;意法半導(dǎo)體股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610361838.2/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 處理器、存儲(chǔ)器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 半導(dǎo)體器件和IC卡
- 安全的非易失性存儲(chǔ)器裝置以及對(duì)其中的數(shù)據(jù)進(jìn)行保護(hù)的方法
- 非易失性存儲(chǔ)器數(shù)據(jù)寫入方法、存儲(chǔ)系統(tǒng)及其控制器
- 對(duì)系統(tǒng)進(jìn)行配置的方法、計(jì)算系統(tǒng)以及物品
- 非易失性存儲(chǔ)器接口
- 對(duì)存儲(chǔ)器設(shè)備中的非易失性存儲(chǔ)器和易失性存儲(chǔ)器進(jìn)行同時(shí)存取的技術(shù)
- 存儲(chǔ)裝置
- 控制非易失性存儲(chǔ)器器件的初始化的方法以及存儲(chǔ)器系統(tǒng)
- 非易失性存儲(chǔ)器的檢測方法及相關(guān)設(shè)備





