[發(fā)明專利]一種基于FPGA的全模式Cameralink數(shù)字圖像光端機(jī)接收端及發(fā)射端

有效

• 申請?zhí)枺?/td>: 201610351739.6
• 申請日: 2016-05-24
• 公開（公告）號: CN107426551B
• 公開（公告）日: 2021-05-14
• 發(fā)明（設(shè)計）人: 張維達(dá);張甫愷;崔明;曹永剛;吳志勇
• 申請（專利權(quán)）人: 中國科學(xué)院長春光學(xué)精密機(jī)械與物理研究所
• 主分類號: H04N7/22
• 分類號: H04N7/22
• 代理公司: 深圳市科進(jìn)知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44316
• 代理人: 郝明琴

1.一種基于FPGA的全模式Cameralink數(shù)字圖像光端機(jī)發(fā)送端，包括FPGA芯片、Cameralink接口模塊、SFP光模塊，其特征在于，所述FPGA芯片包括串并信號轉(zhuǎn)換模塊、Cameralink解碼模塊、模式控制模塊；

所述Cameralink接口模塊，用于接收Cameralink信號，并將所述Cameralink信號發(fā)送給所述Cameralink解碼模塊；

所述Cameralink解碼模塊，用于將所述Cameralink信號進(jìn)行解碼，并將解碼后的并行數(shù)字圖像信號發(fā)送給串并信號轉(zhuǎn)換模塊；

所述串并信號轉(zhuǎn)換模塊，用于將所述并行數(shù)字圖像信號進(jìn)行串并轉(zhuǎn)換，形成串行數(shù)據(jù)流，所述串并信號轉(zhuǎn)換模塊為GTX串行收發(fā)器IP核；

所述SFP光模塊，用于接收來自串并信號轉(zhuǎn)換模塊的串行數(shù)據(jù)流，并進(jìn)行光電轉(zhuǎn)換，轉(zhuǎn)換為光纖信號；

所述模式控制模塊，用于控制所述發(fā)送端的工作模式，所述工作模式包括全配置型、中等型、基本型工作模式；

所述FPGA芯片還包括:

數(shù)字時鐘DCM模塊，用于為所述FPGA芯片提供系統(tǒng)時鐘；

信號指示燈控制模塊，用于根據(jù)模式控制模塊所配置的工作模式，控制信號指示燈的工作；

異步FIFO數(shù)據(jù)緩存模塊，用于進(jìn)行圖像數(shù)據(jù)的緩存及跨時鐘域，所述異步FIFO數(shù)據(jù)緩存模塊分別與所述Cameralink解碼模塊及所述GTX串行收發(fā)器IP核通信，所述異步FIFO數(shù)據(jù)緩存模塊接收來自所述Cameralink解碼模塊的像素時鐘信號作為FIFO的寫輸入時鐘，將圖像數(shù)據(jù)按照奇行偶行分別寫入兩個FIFO中；輸出時以所述GTX高速串行收發(fā)器IP核的時鐘作為FIFO的讀取時鐘，并讀取圖像數(shù)據(jù)，再根據(jù)輸入圖像的行、場控制信號產(chǎn)生新的行、場及圖像信號，完成圖像數(shù)據(jù)的緩存及跨時鐘域；

所述GTX串行收發(fā)器IP核接收經(jīng)過所述異步FIFO數(shù)據(jù)緩存模塊調(diào)整后的并行數(shù)字圖像信號，并將該并行數(shù)字圖像信號轉(zhuǎn)換為一串串行數(shù)據(jù)流，以便傳輸給所述SFP光模塊；

所述SFP光模塊接收來自所述GTX串行收發(fā)器IP核的該一串串行數(shù)據(jù)流，并進(jìn)行光電轉(zhuǎn)換，轉(zhuǎn)換為光纖信號，通過光纖發(fā)送給接收端，實現(xiàn)Cameralink信號的遠(yuǎn)程傳輸。

2.如權(quán)利要求1所述的基于FPGA的全模式Cameralink數(shù)字圖像光端機(jī)發(fā)送端，其特征在于，所述Cameralink信號包括圖像數(shù)據(jù)及相機(jī)外觸發(fā)信號及串行通訊信號。

3.如權(quán)利要求1所述的基于FPGA的全模式Cameralink數(shù)字圖像光端機(jī)發(fā)送端，其特征在于，還包括EEPROM程序存儲芯片，用于完成程序的存儲和上電自動加載。

4.如權(quán)利要求1所述的基于FPGA的全模式Cameralink數(shù)字圖像光端機(jī)發(fā)送端，其特征在于，所述Cameralink解碼模塊，將像素時鐘7倍頻之后，以該高頻時鐘作為系統(tǒng)時鐘，按照Cameralink格式中LVDS-TTL轉(zhuǎn)換格式讀取并還原數(shù)據(jù)，輸出并行的圖像數(shù)據(jù)。