[發明專利]時鐘數據恢復電路和方法

有效

• 申請號: 201610346286.8
• 申請日: 2016-05-23
• 公開（公告）號: CN107425848B
• 公開（公告）日: 2020-08-11
• 發明（設計）人: 孟時光;趙鵬飛;楊麗瓊
• 申請（專利權）人: 龍芯中科技術有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03L7/091;H03L7/085
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 張洋;劉芳

1.一種時鐘數據恢復電路，其特征在于，包括：數據采集模塊、信號質量檢測模塊、鑒相模塊和延遲鏈，所述數據采集模塊分別與所述信號質量檢測模塊和所述鑒相模塊連接，所述信號質量檢測模塊與所述鑒相模塊連接，所述鑒相模塊與所述延遲鏈連接；

所述數據采集模塊，用于采集高速串行接口接收端接收到的數據，獲取采樣數據，并將所述采樣數據恢復成滿擺幅數據；

所述信號質量檢測模塊，用于存儲所述采樣數據，并將所述采樣數據和所述滿擺幅數據進行比較，對所述采樣數據中與所述滿擺幅數據不一致的信號進行標記，獲取標記數據，所述標記數據為被標記的所述采樣數據；

所述鑒相模塊，用于根據所述采樣數據和所述標記數據，確定出所述高速串行接口接收端接收到的數據中時鐘信號和數據信號的相位關系以及所述時鐘信號的理論移動方向；

所述延遲鏈，用于根據所述鑒相模塊確定的所述時鐘信號的理論移動方向，對所述數據采集模塊的采樣位置進行調整，以使所述采樣位置位于預設采樣區域；

其中，所述數據采集模塊在所述預設采樣區域內采集到的所述采樣數據的誤碼率滿足預設要求。

2.根據權利要求1所述的時鐘數據恢復電路，其特征在于，所述數據采集模塊，包括：靈敏放大器和復位置位RS鎖存器，所述RS鎖存器與所述靈敏放大器連接，所述靈敏放大器與所述高速串行接口接收端連接；

所述靈敏放大器，用于采集所述高速串行接口接收端接收到的數據，得到采樣數據；

所述RS鎖存器，用于將所述靈敏放大器獲取到的所述采樣數據恢復成全周期數字信號的滿擺幅數據。

3.根據權利要求2所述的時鐘數據恢復電路，其特征在于，所述信號質量檢測模塊，包括：相互連接的至少一級寄存器和比較器，所述至少一級寄存器與所述靈敏放大器連接，所述比較器分別與所述至少一級寄存器和所述RS鎖存器連接；

所述至少一級寄存器，用于對所述靈敏放大器獲取到的采樣數據進行存儲；

所述比較器，用于將所述至少一級寄存器存儲的所述采樣數據和所述RS鎖存器恢復成的所述滿擺幅數據進行比較，并對所述采樣數據中與所述滿擺幅數據不一致的信號進行標記，獲取所述標記數據。

4.根據權利要求3所述的時鐘數據恢復電路，其特征在于，所述至少一級寄存器，包括：相互級聯的第一寄存器和第二寄存器；

所述第一寄存器與所述靈敏放大器連接，所述第二寄存器與所述比較器的第一輸入端連接；

所述數據采集模塊還包括：第三寄存器；

所述第三寄存器連接在所述RS鎖存器之后，用于存儲被所述RS鎖存器恢復的所述滿擺幅數據，所述RS鎖存器通過所述第三寄存器與所述比較器的第二輸入端連接。

5.根據權利要求1～4任一項所述的時鐘數據恢復電路，其特征在于，所述鑒相模塊，包括：依次連接的邏輯判斷器件、累加計數器和數字濾波器；

所述邏輯判斷器件，用于根據所述數據采集模塊采集到的所述采樣數據和所述信號質量檢測模塊獲取到的所述標記數據，確定出所述高速串行接口接收端接收到的數據中時鐘信號和數據信號的相位關系以及所述時鐘信號的移動方向；

所述累加計數器，用于對所述邏輯判斷器件確定的所述時鐘信號的移動方向的次數進行累加計算，確定出所述時鐘信號的理論移動方向；

所述數字濾波器，用于濾除所述累加計數器確定出的所述理論移動方向所屬信號中的噪聲信號。

6.根據權利要求5所述的時鐘數據恢復電路，其特征在于，所述邏輯判斷器件，具體用于根據所述采樣數據和所述標記數據，確定出所述高速串行接口接收端接收到的數據中所述時鐘信號和所述數據信號的相位關系，根據所述高速串行接口接收端接收到的數據中時鐘信號和數據信號的相位關系，確定出所述標記數據信號兩側的跳變沿，根據所述標記數據信號兩側的跳變沿，確定所述高速串行接口接收端接收到的數據的邊沿位置，根據所述時鐘信號、所述數據信號分別與所述邊沿位置之間的關系，確定所述時鐘信號的移動方向。