[發明專利]高壓ESD保護器件、電路及裝置

有效

• 申請號: 201610342927.2
• 申請日: 2016-05-20
• 公開（公告）號: CN107403797B
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 王俊;盧斌;劉森
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明提供一種高壓ESD保護器件、電路及裝置，所述高壓ESD保護器件，包括沿橫向設置有高壓N阱的P型襯底，在所述高壓N阱中沿橫向依次設有第一P+注入區、第二P+注入區、第二N+注入區、第一N+注入區、第三P+注入區，所述第一P+注入區和第二P+注入區之間的高壓N阱上方覆蓋有多晶硅柵極，在所述P型襯底上未設所述高壓N阱的區域中沿橫向依次設有第三N+注入區和第四P+注入區；其中，所述多晶硅柵極、第二N+注入區和第三P+注入區均接入第一接口端，所述第一P+注入區、第三N+注入區和第四P+注入區均接入第二接口端，所述第二P+注入區和第一N+注入區短接。即本發明的技術方案在常規可控硅結構中嵌入PMOS晶體管，通過PMOS晶體管來觸發可控硅結構。

技術領域

本發明涉及集成電路的靜電放電保護設計技術領域，尤其涉及一種高壓ESD保護器件、電路及裝置。

背景技術

靜電放電(Electrostatic Discharge，ESD)現象廣泛存在于自然界中，是引起集成電路產品失效的重要原因之一。隨著半導體技術的發展，功率集成電路工藝整合技術(BipolarCMOSDMOS，BCD)已廣泛地應用于高壓半導體元件的制造。由于BCD工藝技術制作的高壓(High-voltage，HV)半導體元件常常工作在惡劣環境中，且其操作電壓越來越高，對ESD保護結構的工藝設計窗口及其ESD保護性能提出了更高的要求，所以高壓芯片上的靜電防護(protection)也因此變成一項相當重要的任務項目。

通常，芯片上的ESD保護器件的設計需要考慮兩個方面的問題：一是ESD保護器件要能夠泄放大電流；二是ESD保護器件要能在芯片受到ESD沖擊時將芯片引腳端電壓箝制在安全的低電壓水平。通常用作ESD保護的器件主要有二極管、GGNMOS(柵接地的NMOS)、可控硅(Silicon Controlled Rectifier，SCR)等。可控硅結構由于其面積小，電流泄放能力強，得到了廣泛的應用。常規的高壓SCR器件結構如圖1所示，在P型襯底1中形成有高壓N阱2，在高壓N阱2中形成接PAD1(即靜電端)的N⁺擴散區3和P⁺擴散區4，在P型襯底上未設N阱的區域中形成接PAD2(即接地端)的N⁺擴散區5和P⁺擴散區6，由此分別形成兩個三極管Q1和Q2。當ESD觸發時，這種SCR結構需要擊穿高壓N阱2和P型襯底1上未設N阱2的區域之間形成的PN結之后才能夠進行靜電釋放，即該SCR結構的觸發電壓較高，造成ESD觸發效率低，并不敏感，難以對足0.18μm以下的BCD工藝高壓集成芯片進行ESD保護。