[發(fā)明專利]高壓ESD保護(hù)電路

有效

• 申請?zhí)枺?/td>: 201610341917.7
• 申請日: 2016-05-20
• 公開（公告）號: CN107403796B
• 公開（公告）日: 2020-02-07
• 發(fā)明（設(shè)計(jì)）人: 王俊;盧斌;劉森;郭之光
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 31237 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙)
• 代理人: 屈蘅;李時云

本發(fā)明提供一種高壓ESD保護(hù)電路,包括設(shè)置在高壓電源線和地線之間并依次耦接的偏置電路、ESD觸發(fā)電路以及ESD泄放電路，且所述偏置電路上設(shè)置有多個分壓節(jié)點(diǎn)；所述ESD觸發(fā)電路主要由至少一個電阻和多個電容連接的RC延時網(wǎng)絡(luò)構(gòu)成，每個電容相應(yīng)地耦接至所述偏置電路的分壓節(jié)點(diǎn)；所述ESD泄放電路主要由柵極耦接至所述RC延時網(wǎng)絡(luò)的LDMOS管構(gòu)成。該高壓ESD保護(hù)電路，結(jié)構(gòu)簡單，能夠兼容BCD工藝，且可靠性高。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路靜電保護(hù)技術(shù)領(lǐng)域，尤其涉及一種高壓ESD保護(hù)電路。

背景技術(shù)

隨著集成電路制造技術(shù)的發(fā)展，特征尺寸不斷縮小，使得ESD(Electro-staticDischarge，靜電釋放)對集成電路的影響也越來越大。根據(jù)統(tǒng)計(jì)，集成電路1/3以上的失效是由ESD引起的，為了減少ESD對集成電路的不利影響，提高集成電路的可靠性和性能，最有效的方法就加入ESD保護(hù)電路。ESD保護(hù)電路能將高壓靜電轉(zhuǎn)化成瞬態(tài)低壓大電流，將電流泄放，從而達(dá)到保護(hù)集成電路的目的。因此，ESD保護(hù)電路的設(shè)計(jì)由于其自身工作電壓較高，在設(shè)計(jì)其性能的時候不僅要考慮ESD性能，還要考慮可靠性要求。目前常見的ESD保護(hù)電路中，會利用可控硅整流器件(SCR)作為ESD保護(hù)器件，或者利用輔助觸發(fā)電路觸發(fā)SCR的方式來實(shí)現(xiàn)ESD保護(hù)。例如，中國專利申請CN103378087A公開的靜電釋放保護(hù)結(jié)構(gòu)，如圖1A所示，其阱區(qū)反摻雜區(qū)133—n阱121—p型襯底110—襯底反摻雜區(qū)134形成的橫向可控硅SCR，連通區(qū)135連通p型襯底110和n阱121，在p型襯底110和n阱121表面將n阱121延伸入p型襯底110內(nèi)，形成單向二極管，當(dāng)靜電釋放發(fā)生時，陽極電勢升高，耗盡區(qū)在p型襯底110和n阱121內(nèi)形成，場板結(jié)構(gòu)161電性連接陰極作為電場板，p型襯底110表面的耗盡區(qū)寬度受到場板結(jié)構(gòu)161的寬度(即場板結(jié)構(gòu)161邊緣的位置)所限，隨著陽極電壓進(jìn)一步升高，電場強(qiáng)度逐漸增強(qiáng)，直到達(dá)到單向二極管的雪崩擊穿電壓，此時大量的電子—空穴對產(chǎn)生，分別進(jìn)入n阱121和p型襯底110，使得可控硅SCR被觸發(fā)，襯底反摻雜區(qū)134—p型襯底110—n阱121形成的NPN三極管，以及阱區(qū)反摻雜區(qū)133—n阱121—p型襯底110形成的PNP三極管均導(dǎo)通，形成靜電釋放通路，起到靜電釋放保護(hù)的作用。再例如，中國專利申請CN101789428A公開的內(nèi)嵌PMOS輔助觸發(fā)可控硅(SCR)器件，如圖1B所示，分別由第一P+注入?yún)^(qū)35a—N阱33和第二N+注入?yún)^(qū)34—P阱32和第二P+注入?yún)^(qū)35b—第三N+注入?yún)^(qū)37構(gòu)成可控硅SCR的P-N-P-N結(jié)構(gòu)，由第一N+注入?yún)^(qū)34與第一P+注入?yún)^(qū)35a用金屬線相連接作為電學(xué)陽極，第三N+注入?yún)^(qū)37和第三P+注入?yún)^(qū)38作為電學(xué)陰極，PMOS柵極外接RC觸發(fā)電路，RC時間常數(shù)約為1us，以保證PMOS足夠開啟時間來輔助觸發(fā)SCR泄放ESD電流，同時正常上電時不會開啟。當(dāng)陽極出現(xiàn)ESD信號時，較大的電壓能導(dǎo)致N阱，第二N+注入?yún)^(qū)與P阱的PN結(jié)雪崩擊穿，產(chǎn)生的雪崩電流流過P阱的阱電阻R_pwell產(chǎn)生壓降，當(dāng)這個壓降大于寄生NPN三極管的開啟電壓，NPN寄生三極管開啟，同時由于正反饋使PNP寄生三極管也開啟，整個SCR器件被導(dǎo)通，開始泄放ESD電流，同時將SCR兩端電壓鉗制在較低電位，第二N+注入?yún)^(qū)的設(shè)置能夠?qū)崿F(xiàn)P阱/N+結(jié)較低的擊穿電壓，并聯(lián)的PMOS結(jié)構(gòu)由于陽極(即PMOS源極)出現(xiàn)的ESD高電位和柵極RC延遲造成的低電位形成電壓差而開啟，輔助電流由N阱流入P阱，PMOS引起的電流通過P阱電阻產(chǎn)生壓降，從而輔助SCR開啟。

上述的這些利用SCR觸發(fā)的ESD保護(hù)器件，存在以下缺陷：

1)這些ESD保護(hù)器件雖然有結(jié)構(gòu)面積小,泄放能力強(qiáng)的優(yōu)點(diǎn)，但是本身由于使用一些寄生的路徑和結(jié)構(gòu)，其兼容性和可靠性方面往往很難驗(yàn)證；

2)觸發(fā)電路也要采用非正常的制造方式，其觸發(fā)電路的可靠性也有待驗(yàn)證。

3)同時也存在難控制的閂鎖效應(yīng)(latch-up)風(fēng)險。