[發(fā)明專(zhuān)利]局部硅氧化隔離器件的制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201610341787.7
• 申請(qǐng)日: 2016-05-20
• 公開(kāi)（公告）號(hào): CN107403751B
• 公開(kāi)（公告）日: 2020-08-28
• 發(fā)明（設(shè)計(jì)）人: 靳穎;林新元
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造（天津）有限公司;中芯國(guó)際集成電路制造（上海）有限公司
• 主分類(lèi)號(hào): H01L21/76
• 分類(lèi)號(hào): H01L21/76
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

本發(fā)明揭示了一種局部硅氧化隔離器件的制備方法，包括：提供一襯底；在所述襯底中形成局部硅氧化隔離；在具有所述局部硅氧化隔離的襯底中形成深阱；以及在所述深阱中形成擴(kuò)散阱。本發(fā)明提供的局部硅氧化隔離器件的制備方法，可以有效防止器件漏電。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別是涉及一種局部硅氧化隔離器件的制備方法。

背景技術(shù)

完整的電路是由分離的器件通過(guò)特定的電學(xué)通路連接起來(lái)的，因此在集成電路制造中必須能夠把器件隔離開(kāi)來(lái)，這些器件隨后還要能夠互連以形成所需要的特定的電路結(jié)構(gòu)。隔離不好會(huì)造成漏電、擊穿低、閂鎖效應(yīng)等。因此隔離技術(shù)是集成電路制造中一項(xiàng)關(guān)鍵技術(shù)。

現(xiàn)有技術(shù)中形成隔離結(jié)構(gòu)的方法主要有局部氧化硅(Local Oxidation ofSilicon，簡(jiǎn)稱(chēng)LOCOS)隔離工藝和淺溝槽隔離(Shallow Trench Isolation，簡(jiǎn)稱(chēng)STI)工藝。在LOCOS隔離工藝中，會(huì)在半導(dǎo)體襯底表面沉積一層氮化硅層，然后刻蝕去除部分所述氮化硅層以暴露部分的襯底，對(duì)暴露的部分襯底進(jìn)行氧化以生成局部氧化硅，在被所述氮化硅層所覆蓋的所述襯底中形成有源器件，這樣，不同的所述有源器件被所述局部氧化硅所隔離。與STI工藝相比，LOCOS隔離工藝形成的起隔離作用的局部氧化硅具有更大的厚度，更好的隔離效果，所以一般被用于高壓器件工藝中。

然而，現(xiàn)有技術(shù)形成的局部硅氧化隔離器件中，常常出現(xiàn)漏電現(xiàn)象，影響器件的性能。

發(fā)明內(nèi)容

本發(fā)明的目的在于，提供一種局部硅氧化隔離器件的制備方法，可以有效防止漏電。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種局部硅氧化隔離器件的制備方法，包括：

提供一襯底；

在所述襯底中形成局部硅氧化隔離；

在具有所述局部硅氧化隔離的襯底中形成深阱；以及

在所述深阱中形成擴(kuò)散阱。

進(jìn)一步的，在所述深阱中形成擴(kuò)散阱的步驟之后，還包括：

在所述局部硅氧化隔離以外的部分襯底的表面形成柵極氧化層。

進(jìn)一步的，在所述局部硅氧化隔離以外的部分襯底的表面形成柵極氧化層的步驟之后，形成柵極，所述柵極至少位于所述柵極氧化層上。

進(jìn)一步的，在所述柵極下方形成有阻擋阱區(qū)，所述阻擋阱區(qū)位于所述深阱中，所述阻擋阱區(qū)的類(lèi)型與所述柵極兩側(cè)的擴(kuò)散阱的類(lèi)型相反。

進(jìn)一步的，在所述襯底中形成局部硅氧化隔離的步驟包括：

在所述襯底上形成第一阻擋層；

在所述第一阻擋層中形成第一開(kāi)口；

進(jìn)行第一熱氧化工藝，在所述第一開(kāi)口處形成所述局部硅氧化隔離。

進(jìn)一步的，在形成所述深阱之后，去除所述第一阻擋層。

進(jìn)一步的，在所述局部硅氧化隔離以外的部分襯底的表面形成柵極氧化層的步驟包括：

在所述襯底上形成第二阻擋層；

在所述第二阻擋層中形成第二開(kāi)口，所述第二開(kāi)口暴露出部分所述襯底的表面；

進(jìn)行第二熱氧化工藝，在所述第二開(kāi)口處形成所述柵極氧化層。

進(jìn)一步的，在所述襯底中形成局部硅氧化隔離的步驟和在具有所述局部硅氧化隔離的襯底中形成深阱的步驟之間，還包括：

在所述局部硅氧化隔離以外的部分襯底的表面形成柵極氧化層。