[發明專利]一種有效抑制電源電壓影響的電流鏡

有效

• 申請號: 201610333070.8
• 申請日: 2016-05-18
• 公開（公告）號: CN105867518B
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 王宇星;錢英杰;居吉喬
• 申請（專利權）人: 無錫科技職業學院
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 無錫盛陽專利商標事務所(普通合伙)32227
• 代理人: 顧吉云

1.一種有效抑制電源電壓影響的電流鏡，其特征在于：其包括參考電流產生電路、第一鏡像電路、第二鏡像電路及電流輸出電路，所述參考電流產生電路的輸出端連接所述第一鏡像電路、第二鏡像電路的輸入端，所述第一鏡像電路、第二鏡像電路的輸出端輸出至所述電流輸出電路；所述第二鏡像電路包括PMOS管PM3、NMOS管NM7、NMOS管NM8，所述PMOS管PM3的柵極接NMOS管NM1的漏極，所述PMOS管PM3的源極接電源，所述PMOS管PM3的漏極接所述NMOS管NM7的漏極，所述NMOS管NM7的柵極接NMOS管NM2的漏極，所述NMOS管NM7的源極接所述NMOS管NM8的漏極，所述NMOS管NM8的柵極接所述NMOS管NM7的漏極，所述NMOS管NM8的源極接地。

2.根據權利要求1所述一種有效抑制電源電壓影響的電流鏡，其特征在于：所述參考電流產生電路包括PMOS管PM1、NMOS管NM1，所述PMOS管PM1的柵極接所述NMOS管NM1的漏極，所述PMOS管PM1的源極接電源，所述PMOS管PM1的漏極接所述NMOS管NM1的漏極；所述NMOS管NM1的柵極接對外端口的偏置電壓Vbias，所述NMOS管NM1的源極接地。

3.根據權利要求1所述一種有效抑制電源電壓影響的電流鏡，其特征在于：所述第一鏡像電路包括PMOS管PM2、NMOS管NM2，所述PMOS管PM2的柵極接NMOS管NM1的漏極，所述PMOS管PM2的源極接電源，所述PMOS管PM2的漏極接所述NMOS管NM2的漏極，所述NMOS管NM2的柵極接所述NMOS管NM2的漏極，所述NMOS管NM2的源極接地。

4.根據權利要求1所述一種有效抑制電源電壓影響的電流鏡，其特征在于：所述電流輸出電路包括NMOS管NM3~NM6，所述NMOS管NM3的柵極接NMOS管NM2的漏極，所述NMOS管NM3的源極接所述NMOS管NM4的漏極，所述NMOS管NM3的漏極接電流輸出端口Iout1；所述NMOS管NM4的柵極接NMOS管NM7的漏極，所述NMOS管NM4的源極接地；所述NMOS管NM5的柵極接NMOS管NM2的漏極，所述NMOS管NM5的源極接所述NMOS管NM6的漏極，所述NMOS管NM5的漏極接電流輸出端口Iout2；所述NMOS管NM6的柵極接所述NMOS管NM7的漏極，所述NMOS管NM6的源極接地。

5.根據權利要求1所述一種有效抑制電源電壓影響的電流鏡，其特征在于：所述參考電流產生電路包括PMOS管PM1、NMOS管NM1，所述PMOS管PM1的柵極接對外端口的偏置電壓Vbias，所述PMOS管PM1的源極接電源，所述PMOS管PM1的漏極接所述NMOS管NM1的漏極，所述NMOS管NM1的柵極接所述NMOS管NM1的漏極，所述NMOS管NM1的源極接地。

6.根據權利要求1所述一種有效抑制電源電壓影響的電流鏡，其特征在于：所述第一鏡像電路包括PMOS管PM2、NMOS管NM2，所述PMOS管PM2的柵極接所述NMOS管NM2的漏極，所述PMOS管PM2的源極接電源，所述PMOS管PM2的漏極接所述NMOS管NM2的漏極，所述NMOS管NM2的柵極接NMOS管NM1的漏極，所述NMOS管NM2的源極接地。

7.根據權利要求1所述一種有效抑制電源電壓影響的電流鏡，其特征在于：所述第二鏡像電路包括PMOS管PM7、PM8、NMOS管NM3，所述PMOS管PM7的柵極接所述NMOS管NM3的漏極，所述PMOS管PM7的源極接電源，所述PMOS管PM7的漏極接所述PMOS管PM8的源極，所述PMOS管PM8的柵極接NMOS管NM2的漏極，所述PMOS管PM8的漏極接所述NMOS管NM3的漏極，所述NMOS管NM3的柵極接NMOS管NM1的漏極，所述NMOS管NM3的源極接地。

8.根據權利要求1所述一種有效抑制電源電壓影響的電流鏡，其特征在于：所述電流輸出電路包括PMOS管PM3~PM6，所述PMOS管PM3的柵極接NMOS管NM3的漏極，所述PMOS管PM3的源極接電源，所述PMOS管PM3的漏極接所述PMOS管PM4的源極，所述PMOS管PM4的柵極接NMOS管NM2的漏極，所述PMOS管PM4的漏極接電流輸出端口Iout1，所述PMOS管PM5的柵極接所述NMOS管NM3的漏極，所述PMOS管PM5的源極接電源，所述PMOS管PM5的漏極接所述PMOS管PM6的源極，所述PMOS管PM6的柵極接所述NMOS管NM2的漏極，所述PMOS管PM6的漏極接電流輸出端口Iout2。