[發(fā)明專利]移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201610331065.3
• 申請(qǐng)日: 2016-05-18
• 公開（公告）號(hào): CN105761758A
• 公開（公告）日: 2016-07-13
• 發(fā)明（設(shè)計(jì)）人: 王繼國
• 申請(qǐng)（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司;鄂爾多斯市源盛光電有限責(zé)任公司
• 主分類號(hào): G11C19/28
• 分類號(hào): G11C19/28;G09G3/36;G02F1/1345
• 代理公司: 北京銀龍知識(shí)產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;黃燦

1.一種移位寄存器單元，包括柵極驅(qū)動(dòng)信號(hào)輸出端，其特征在于，所述移位寄存器單元還包括：

第一上拉節(jié)點(diǎn)控制單元，分別與輸入端、復(fù)位端和第一上拉節(jié)點(diǎn)連接；

第二上拉節(jié)點(diǎn)控制單元，分別與下拉節(jié)點(diǎn)、所述第一上拉節(jié)點(diǎn)和第二上拉節(jié)點(diǎn)連接，用于在輸入階段和輸出階段在所述第一上拉節(jié)點(diǎn)的控制下控制所述第二上拉節(jié)點(diǎn)的電位為第一電平，在復(fù)位階段控制維持所述第二上拉節(jié)點(diǎn)的電位為第一電平，在輸出截止保持階段在所述下拉節(jié)點(diǎn)的控制下控制所述第二上拉節(jié)點(diǎn)的電位為第二電平；第三上拉節(jié)點(diǎn)控制單元，分別與所述第二上拉節(jié)點(diǎn)和第三上拉節(jié)點(diǎn)連接，用于在輸入階段控制所述第三上拉節(jié)點(diǎn)與第二上拉節(jié)點(diǎn)連接，從而控制所述第三上拉節(jié)點(diǎn)的電位為第一電平，在輸出階段控制所述第三上拉節(jié)點(diǎn)的電位自舉拉升，在復(fù)位階段和輸出截止保持階段控制所述第三上拉節(jié)點(diǎn)和所述第二上拉節(jié)點(diǎn)連接；

下拉節(jié)點(diǎn)控制單元，與下拉節(jié)點(diǎn)連接，用于在輸入階段、輸出階段和復(fù)位階段控制所述下拉節(jié)點(diǎn)的電位為第二電平，在輸出截止保持階段控制所述下拉節(jié)點(diǎn)的電位為第一電平；

第一輸出單元，分別與所述第三上拉節(jié)點(diǎn)和所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，用于在所述第三上拉節(jié)點(diǎn)的控制下，控制在輸入階段和復(fù)位階段所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平，而在輸出階段所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平；以及，

第二輸出單元，分別與所述下拉節(jié)點(diǎn)和所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，用于在所述下拉節(jié)點(diǎn)的控制下，在輸出截止保持階段控制所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平。

2.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述下拉節(jié)點(diǎn)控制單元包括：

第一下拉節(jié)點(diǎn)控制模塊，與所述下拉節(jié)點(diǎn)連接，還與所述第一上拉節(jié)點(diǎn)、所述第二上拉節(jié)點(diǎn)或所述第三上拉節(jié)點(diǎn)連接，用于當(dāng)所述第一上拉節(jié)點(diǎn)的電位、所述第二上拉節(jié)點(diǎn)的電位或所述第三上拉節(jié)點(diǎn)的電位為第一電平時(shí)控制所述下拉節(jié)點(diǎn)的電位為第二電平；

第二下拉節(jié)點(diǎn)控制模塊，分別與所述柵極驅(qū)動(dòng)信號(hào)輸出端和所述下拉節(jié)點(diǎn)連接，用于在所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平時(shí)控制所述下拉節(jié)點(diǎn)的電位為第二電平；以及，

第三下拉節(jié)點(diǎn)控制模塊，與所述下拉節(jié)點(diǎn)連接，用于在輸出截止保持階段控制所述下拉節(jié)點(diǎn)的電位為第一電平。

3.如權(quán)利要求2所述的移位寄存器單元，其特征在于，所述第一下拉節(jié)點(diǎn)控制模塊包括：第一下拉節(jié)點(diǎn)控制晶體管，柵極與所述第一上拉節(jié)點(diǎn)、所述第二上拉節(jié)點(diǎn)或所述第三上拉節(jié)點(diǎn)連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與第二電平輸出端連接；

所述第二下拉節(jié)點(diǎn)控制模塊包括：第二下拉節(jié)點(diǎn)控制晶體管，柵極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與所述第二電平輸出端連接；

所述第三下拉節(jié)點(diǎn)控制模塊包括：第三下拉節(jié)點(diǎn)控制晶體管，柵極和第一極都與第一時(shí)鐘信號(hào)輸入端連接，第二極與所述下拉節(jié)點(diǎn)連接；以及，下拉節(jié)點(diǎn)維持電容，第一端與所述下拉節(jié)點(diǎn)連接，第二端與所述第二電平輸出端連接。

4.如權(quán)利要求1所述的移位寄存器單元，其特征在于，所述第二上拉節(jié)點(diǎn)控制單元包括：

第一上拉控制晶體管，柵極與所述第一上拉節(jié)點(diǎn)連接，第二極與所述第二上拉節(jié)點(diǎn)連接；

第二上拉控制晶體管，柵極和第一極都與第一電平輸出端連接，第二極與所述第一上拉控制晶體管的第一極連接；

第三上拉控制晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述第二上拉節(jié)點(diǎn)連接，第二極與第二電平輸出端連接；以及，

上拉維持電容，第一端與所述第二上拉節(jié)點(diǎn)連接，第二端與第二電平輸出端連接。

5.如權(quán)利要求1至4中任一權(quán)利要求所述的移位寄存器單元，其特征在于，所述第一輸出單元包括：第一輸出晶體管，柵極與所述第三上拉節(jié)點(diǎn)連接，第一極與第二時(shí)鐘信號(hào)輸入端連接，第二極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接。

6.如權(quán)利要求5所述的移位寄存器單元，其特征在于，所述第三上拉節(jié)點(diǎn)控制模塊包括：第四上拉控制晶體管，柵極與第一電平輸出端連接，第一極與所述第三上拉節(jié)點(diǎn)連接，第二極與所述第二上拉節(jié)點(diǎn)連接。

7.如權(quán)利要求6所述的移位寄存器單元，其特征在于，所述第二輸出單元包括：第二輸出晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與第二電平輸出端連接。