[發(fā)明專利]瞬態(tài)電壓抑制器及其制造方法

有效

• 申請?zhí)枺?/td>: 201610327701.5
• 申請日: 2016-05-17
• 公開（公告）號: CN107393915B
• 公開（公告）日: 2020-06-12
• 發(fā)明（設計）人: 陳天;顧勇;于紹欣;張旭;廖永亮
• 申請（專利權）人: 無錫華潤微電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L21/82
• 代理公司: 廣州華進聯(lián)合專利商標代理有限公司 44224
• 代理人: 鄧云鵬

1.一種瞬態(tài)電壓抑制器的制造方法，所述瞬態(tài)電壓抑制器包括一個主齊納二極管和至少一對串聯(lián)的第一二極管和第二二極管；所述方法包括：

依次形成層疊的N+型單晶硅襯底、N型硅外延層、緩沖氧化層和氮化硅層；

在所述氮化硅層和緩沖氧化層上開多個第一窗口，并根據(jù)所述多個第一窗口在所述外延層內形成多個第一溝槽，所述多個第一溝槽隔離出用于形成所述第一二極管、第二二極管和主齊納二極管的區(qū)域；

在所述多個第一溝槽的底部形成P型摻雜區(qū)；

依次淀積隔離材料層以填充所述第一溝槽；

依次去除形成在所述氮化硅層上的隔離材料層，并去除所述氮化硅層以暴露所述緩沖氧化層；

在所述緩沖氧化層上再次形成氮化硅層；

在所述再次形成的氮化硅層和緩沖氧化層上開多個第二窗口，并根據(jù)所述多個第二窗口在所述外延層內形成多個第二溝槽，所述多個第二溝槽分別在形成所述第一二極管、第二二極管和主齊納二極管的區(qū)域分隔出對應的摻雜區(qū)；

形成所述第一二極管、第二二極管和主齊納二極管結構。

2.根據(jù)權利要求1所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，所述外延層的厚度為9～11微米，所述依次形成層疊的N+型單晶硅襯底、N型硅外延層、緩沖氧化層和氮化硅層的步驟中所形成的所述氮化硅層的厚度為1.8～2.2微米。

3.根據(jù)權利要求1所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，在所述氮化硅層和緩沖層上開多個第一窗口，并根據(jù)所述多個第一窗口在所述外延層內形成多個第一溝槽的步驟包括：

在所述氮化硅層表面用光刻膠作掩蔽層、定義第一窗口區(qū)；

在所述第一窗口區(qū)采用濕法腐蝕去除氮化硅層和緩沖氧化層，形成第一窗口；

采用等離子體刻蝕，在外延層內形成所述第一溝槽。

4.根據(jù)權利要求3所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，采用磷酸溶液進行濕法腐蝕。

5.根據(jù)權利要求2所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，所述第一溝槽的深度大于7微米、小于外延層的厚度，且深寬比為10:1～30:1。

6.根據(jù)權利要求1所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，在所述多個第一溝槽的底部形成P型摻雜區(qū)的步驟為：

進行垂直的硼離子注入、并進行熱處理激活；注入的硼離子的劑量為1.0×10¹³cm^-2～1.0×10¹⁴cm^-2。

7.根據(jù)權利要求1所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，所述隔離材料層包括：依次沉積的二氧化硅絕緣層和P型多晶硅層。

8.根據(jù)權利要求7所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，所述二氧化硅絕緣層的厚度大于0.1微米。

9.根據(jù)權利要求7所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，所述依次去除形成在所述氮化硅層上的隔離材料層，并去除所述氮化硅層以暴露所述緩沖氧化層的步驟具體為：

采用化學機械拋光工藝研磨所述P型多晶硅層、二氧化硅絕緣層，并停止于所述氮化硅層；

采用磷酸溶液腐蝕所述氮化硅層。

10.根據(jù)權利要求1所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，所述再次形成的氮化硅層的厚度為0.9～1.1微米。

11.根據(jù)權利要求1所述的瞬態(tài)電壓抑制器的制造方法，其特征在于，在所述氮化硅層和緩沖氧化層上開多個第二窗口，并根據(jù)所述多個第二窗口在所述外延層內形成多個第二溝槽的步驟包括：

在所述再次形成的氮化硅層上用光刻膠作掩蔽層、定義第二窗口區(qū)；

在所述第二窗口區(qū)采用濕法腐蝕去除氮化硅層和緩沖氧化層；

采用等離子體刻蝕在外延層內形成所述第二溝槽。