[發明專利]一種阻抗實時監測的方法有效
| 申請號： | 201610327335.3 | 申請日： | 2016-05-17 |
| 公開（公告）號： | CN105785132B | 公開（公告）日： | 2018-10-26 |
| 發明（設計）人： | 李朋;趙鑫鑫;尹超 | 申請（專利權）人： | 浪潮集團有限公司 |
| 主分類號： | G01R27/08 | 分類號： | G01R27/08 |
| 代理公司： | 濟南信達專利事務所有限公司 37100 | 代理人： | 姜明 |
| 地址： | 250101 山東*** | 國省代碼： | 山東;37 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 阻抗 實時 監測 方法 | ||
【權利要求書】：
1.一種阻抗實時監測的方法，其特征在于，主要由雙通道ADC轉換器，感應電阻和基于FPGA的幅值與相位計算模塊來實現，待測元件(DUT)的阻抗是通過注入高頻正弦信號來監測計算得出；
計算內容為：
1)、測量出信號源電壓正峰值Vsource1；
2)、測量出信號源電壓負峰值Vsource2；
3)、測量出感應電阻電壓正峰值Vsense1；
4)、測量出感應電阻電壓負峰值Vsense2；
5)、計算出信號源電壓幅值Vsource＝Vsource1-Vsource2和感應電阻電壓幅值Vsense＝Vsense1-Vsense2；
6)、計算出信號源電壓幅值與感應電阻電壓幅值的比值
7)、計算出待測元件的阻抗幅值M＝γ×Rsense；
Rsense與待測元件(DUT)串聯在該信號源上形成閉合回路；待測元件(DUT)的一端通過AD7324ch1與基于FPGA的幅值與相位計算模塊相連接，待測元件(DUT)的另一端通過AD7324ch2與基于FPGA的幅值與相位計算模塊相連接。
2.根據權利要求1所述的方法，其特征在于，
1)、計算出信號源電壓正峰值和感應電阻電壓正峰值之間的時間差T，該時間是通過系統時鐘的計數得到的；
2)、計算出待測元件的阻抗相位其中Tsource是正弦信號源的周期。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于浪潮集團有限公司，未經浪潮集團有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201610327335.3/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種電纜抗性檢測設備
- 下一篇：一種輸電線路絕緣測量試驗裝置
