[發明專利]半導體器件

有效

• 申請號: 201610320436.8
• 申請日: 2012-09-04
• 公開（公告）號: CN105789271B
• 公開（公告）日: 2019-01-01
• 發明（設計）人: 赤木望;利田祐麻;桑原誠
• 申請（專利權）人: 株式會社電裝
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L27/04
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊;王英

半導體元件(9)的元件電極(12、17)設置在單元區(1)中，而電連接到半導體襯底(6)的最外周電極(21)設置在周邊區(2)中。在周邊區(2)中，第二導電型層(7)設置在超級結結構之上。電位分割區(23)設置在第二導電型層(7)之上，以電連接元件電極(12、17)和最外周電極(21)，并還將元件電極(12、17)和最外周電極(21)之間的電壓分成多個級。當從半導體襯底(6)的厚度方向看時，電位分割區(23)的一部分與周邊區(2)重疊。

本申請為分案申請，其原申請是2014年3月27日進入中國國家階段、國際申請日為2012年9月4日的國際專利申請PCT/JP2012/005577，該原申請的中國國家申請號是201280047129.7，發明名稱為“半導體器件”。

相關申請的交叉引用

本公開內容基于2011年9月27日提交的日本專利申請號2011-210690、2011年12月1日提交的日本專利申請號2011-263799、2012年8月10日提交的日本專利申請號2012-178676、以及2012年8月10日提交的日本專利申請號2012-178674，上述日本專利申請的內容通過引用被并入于此。

技術領域

本公開內容涉及包括單元區和包圍單元區的周邊區的半導體器件。

背景技術

專利文獻1公開了包括具有超級結(SJ)結構的垂直半導體元件的半導體器件，其中N型柱和P型柱交替和重復地以條紋形狀形成在漂移層中。使用SJ結構，形成電流容易流動的電流路徑，從而導致較低的導通電阻。此外，使用SJ結構，避免了電場的集中，從而獲得高擊穿電壓。換句話說，實現了高擊穿電壓和低導通電阻。

半導體器件設置有一種結構，其中在形成垂直半導體元件的單元區中，維持電荷平衡，使得P型柱和N型柱具有相等的雜質濃度，而在包圍單元區的周邊區中，提供在P型柱和N型柱的相應雜質濃度之間的差異。具體地，關于在每個P型柱中的雜質量和在每個N型柱中的雜質量之間的差異，在位于周邊區的最外周上的P型柱和N型柱的組合中的雜質量之間的差異被調節到小于在位于周邊區中的P型柱和N型柱的另一組合中的雜質量之間的差異，而在位于周邊區的最內周上的P型柱和N型柱的組合中的雜質量之間的差異被調節到大于在位于單元區中的P型柱和N型柱的組合中的雜質量之間的差異。

現有技術文獻

專利文獻

[專利文獻1]JP-A-2006-73615

發明內容

本發明要解決的問題

然而，在上面提到的專利文獻1中示出的半導體器件中，在從周邊區的最內周到最外周的方向上，首先遇到P型柱的雜質濃度高于N型柱的雜質濃度的富P狀態，并隨后在較接近外周邊的位置處遇到N型柱的雜質濃度高于P型柱的雜質濃度的富N狀態。當富P區形成且P電荷Qp變得大于N電荷而導致正電荷不平衡(＝P電荷Qp–N電荷Qn/N電荷Qn)時，耗盡層擴展到漏極側(襯底下表面側)，使得在最外周側出現擊穿。結果，如可從圖27所示的電荷不平衡和擊穿電壓之間的關系圖看出，在最外周側上的擊穿電壓低于在單元區中的擊穿電壓，從而使周邊區將單元區的電荷平衡余量變窄。這引起降低半導體器件的擊穿電壓產量(yield)的問題。

此外，在PN柱中的等電位線由富P區拉向襯底的后表面側。相反，在富P區之外的富N區中，等電位線被拉向襯底的前表面側。

特別是，在富N區中的等電位線的前邊緣朝著襯底的前表面側延伸。然而，因為前邊緣的位置不是固定的，富N區中的單獨等電位線的前邊緣可能集中在一個位置上。這引起電場的集中出現以因此降低擊穿電壓的可能性。

本公開內容的目的是提供可在不使電場集中在周邊區上的情況下確保擊穿電壓的半導體器件。本公開內容的另一目的是提供可抑制周邊區使單元區的電荷平衡余量變窄并可提高擊穿電壓產量的半導體器件。