[發明專利]一種基準電壓的電路

有效

• 申請號: 201610316908.2
• 申請日: 2016-05-12
• 公開（公告）號: CN105824348B
• 公開（公告）日: 2017-06-27
• 發明（設計）人: 李鵬;茍超;孫毛毛;王菡;陳波;梁盛銘;趙思源
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: G05F3/20
• 分類號: G05F3/20
• 代理公司: 上海光華專利事務所31219
• 代理人: 尹麗云

1.一種基準電壓電路，其特征在于，所述電路包括：PTAT電壓產生電路、CTAT電壓產生電路、電壓疊加輸出電路；其中，

所述PTAT電壓產生電路，包括第一晶體管組及第二晶體管，用于通過所述第一晶體管組與所述第二晶體管之間具有的反正偏二極管特性使所述第二晶體管工作在亞閾值區以產生第一柵源電壓，并將所述第一柵源電壓作為PTAT電壓輸出到所述電壓疊加輸出電路；

所述CTAT電壓產生電路，包括第三晶體管、第四晶體管及第一電阻，用于通過第一電阻使所述第三晶體管及第四晶體管工作在亞閾值區，以及通過所述第四晶體管產生第二柵源電壓，并將所述第二柵源電壓作為CTAT電壓輸出到所述電壓疊加輸出電路；

所述電壓疊加輸出電路，用于將所述PTAT電壓產生電路輸出的PTAT電壓與所述CTAT電壓產生電路輸出的CTAT電壓進行疊加，得到基準電壓并輸出。

2.根據權利要求1所述的基準電壓電路，其特征在于，所述第一晶體管組包括K個N型金屬氧化物半導體NMOS晶體管、所述第二晶體管為第二NMOS晶體管；或者，所述第一晶體管組包括K個NPN晶體管、所述第二晶體管為第二NPN晶體管；或者，所述第一晶體管組包括K個二極管，所述第二晶體管為第二二極管；其中，所述第一晶體管組中K個NMOS晶體管的總寬長比是第二NMOS晶體管寬長比的K倍；其中，K為正整數；

所述第三晶體管為第三P型金屬氧化物半導體PMOS晶體管，所述第四晶體管為第四PMOS晶體管。

3.根據權利要求2所述的基準電壓電路，其特征在于，所述第一晶體管組包括K個NMOS晶體管、所述第二晶體管為第二NMOS晶體管時，在所述PTAT電壓產生電路中，所述第一晶體管組中K個NMOS晶體管的漏極連接參考電壓源，所述第一晶體管組中K個NMOS晶體管的柵極與第一晶體管組中K個NMOS晶體管的源極、所述第二NMOS晶體管的柵極、所述第二NMOS晶體管的漏極及所述CTAT電壓產生電路中的所述第四PMOS晶體管的柵極連接，所述第一晶體管組中K個NMOS晶體管的襯底分別連接到第一晶體管組中對應NMOS晶體管的源極；所述第二NMOS晶體管的源極連接接地點，所述第二NMOS晶體管的襯底連接接地點；

所述CTAT電壓產生電路中，所述第三PMOS晶體管的源極連接參考電壓源，所述第三PMOS晶體管的柵極與第三PMOS晶體管的漏極及第一電阻的正極端連接；所述第一電阻的負極端與所述第四PMOS晶體管的源極連接；所述第四PMOS晶體管的漏極連接接地點；所述第三PMOS晶體管、第四PMOS晶體管的襯底均連接參考電壓源。

4.根據權利要求3所述的基準電壓電路，其特征在于，所述第一晶體管組中K個柵極與源極連接的NMOS晶體管等效于K個反偏二極管，柵極與漏極連接的第二NMOS晶體管等效于一個正偏二極管，以使所述第一晶體管組中K個NMOS晶體管與所述第二NMOS晶體管之間具有反正偏二極管特性。

5.根據權利要求2所述的基準電壓電路，其特征在于，所述第一晶體管組包括K個NPN晶體管、所述第二晶體管為第二NPN晶體管時，在所述PTAT電壓產生電路中，所述第一晶體管組中K個NPN晶體管的集電極連接參考電壓源，所述第一晶體管組中K個NPN晶體管的基極與第一晶體管組中K個NPN晶體管的發射極、所述第二NPN晶體管的基極、所述第二NPN晶體管的集電極及所述CTAT電壓產生電路中的所述第四PMOS晶體管的柵極連接；所述第二NPN晶體管的發射極連接接地點；

所述CTAT電壓產生電路中，所述第三PMOS晶體管的源極連接參考電壓源，所述第三PMOS晶體管的柵極與第三PMOS晶體管的漏極及第一電阻的正極端連接；所述第一電阻的負極端與所述第四PMOS晶體管的源極連接；所述第四PMOS晶體管的漏極連接接地點；所述第三PMOS晶體管、第四PMOS晶體管的襯底均連接參考電壓源。

6.根據權利要求5所述的基準電壓電路，其特征在于，所述第一晶體管組中K個基極與發射極連接的NPN晶體管等效于K個反偏二極管，基極與集電極連接的第二NPN晶體管等效于一個正偏二極管，以使所述第一晶體管組中K個NPN晶體管與所述第二NPN晶體管之間具有反正偏二極管特性。