[發明專利]一種系統級封裝方法及其封裝單元

在審

• 申請號: 201610312643.9
• 申請日: 2016-05-13
• 公開（公告）號: CN107369678A
• 公開（公告）日: 2017-11-21
• 發明（設計）人: 蕭建成
• 申請（專利權）人: 北京中電網信息技術有限公司;中電網（北京）電子科技發展有限公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L21/98
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種系統級封裝方法，其特征在于，所述系統級封裝方法包括：

獨立設置電容元件和電阻元件，形成電容電阻陣列；

通過預定的封裝形式，形成若干確優芯片；

堆棧所述電容電阻陣列以及確優芯片以形成第一3D堆疊裸片；

將包含有源器件的陣列和不同制造技術加工的集成電路作為第二裸片，與剩余的確優芯片堆疊形成第二3D堆疊裸片；

將所述第一及第二3D堆疊裸片與多芯片封裝單元和多芯片模組裝配為系統級封裝單元。

2.根據權利要求1所述的系統級封裝方法，其特征在于，所述形成3D堆疊裸片的方法包括：

在所述確優芯片和電容電阻陣列之間設置絕緣隔離層；

依據預定的設計要求，設置具有對應線路布局的金屬層；

通過設置在絕緣隔離層之間的通孔連接所述電容電阻陣列及確優芯片。

3.根據權利要求1所述的系統級封裝方法，其特征在于，將所述第二3D堆疊裸片作為一層，堆棧到系統級封裝單元中。

4.根據權利要求1所述的系統級封裝方法，其特征在于，所述電容電阻陣列包括依次排列的，具有不同電阻值的若干電阻元件和具有不同電容值的若干電容元件；

所述電容元件和電阻元件之間依據預定的芯片布局設計，形成對應的設置值及電容元件或電阻元件之間的連接。

5.一種系統級封裝單元，其特征在于，所述系統級封裝單元包括至少一個如權利要求1-4任一所述的第一3D堆疊裸片和第二3D堆疊裸片。