[發(fā)明專利]類腦計(jì)算系統(tǒng)及其突觸

有效

• 申請?zhí)枺?/td>: 201610310747.6
• 申請日: 2016-05-11
• 公開（公告）號: CN107368888B
• 公開（公告）日: 2021-05-25
• 發(fā)明（設(shè)計(jì)）人: 戴瑾
• 申請（專利權(quán)）人: 上海磁宇信息科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 上海容慧專利代理事務(wù)所(普通合伙) 31287
• 代理人: 于曉菁

1.一種類腦計(jì)算系統(tǒng)的突觸電路，其特征在于，所述突觸電路為包含MTJ的MTJ突觸，所述MTJ突觸包括記憶MTJ和參考MTJ；所述MTJ突觸的輸出端連接到所述類腦計(jì)算系統(tǒng)中輸入電荷的神經(jīng)元，所述MTJ突觸的輸入端連接到所述類腦計(jì)算系統(tǒng)中輸出電荷的神經(jīng)元；所述類腦計(jì)算系統(tǒng)處于正常工作模式時(shí)，所述MTJ突觸的輸出端被置于基準(zhǔn)電位，所述記憶MTJ適于接收來自所述MTJ突觸的輸入端的第一脈沖，所述參考MTJ適于接收來自所述MTJ突觸的輸入端的第二脈沖，所述第一脈沖與第二脈沖同時(shí)發(fā)射，形狀相同且符號相反，所述第一脈沖和第二脈沖的電壓差由所述基準(zhǔn)電位以及對所述MTJ突觸的讀取電壓所確定；所述MTJ突觸還包括與所述記憶MTJ相連的第一選通器件以及與所述參考MTJ相連的第二選通器件，所述第一選通器件和第二選通器件分別設(shè)置于所述輸出電荷的神經(jīng)元與所述輸入電荷的神經(jīng)元之間的不同電流路徑上，且兩者導(dǎo)流方向相反。

2.根據(jù)權(quán)利要求1所述的類腦計(jì)算系統(tǒng)的突觸電路，其特征在于，所述第一選通器件和第二選通器件均為選通二極管。

3.根據(jù)權(quán)利要求1所述的類腦計(jì)算系統(tǒng)的突觸電路，其特征在于，所述類腦計(jì)算系統(tǒng)中的MTJ突觸包括含有一個(gè)記憶MTJ和一個(gè)參考MTJ的兩態(tài)MTJ突觸。

4.根據(jù)權(quán)利要求3所述的類腦計(jì)算系統(tǒng)的突觸電路，其特征在于，所述類腦計(jì)算系統(tǒng)中的MTJ突觸還包括由兩個(gè)所述兩態(tài)MTJ突觸構(gòu)造而成的四態(tài)MTJ突觸，所述四態(tài)MTJ突觸中施加于其中一個(gè)兩態(tài)MTJ突觸的輸入端的脈沖不同于施加于另一個(gè)兩態(tài)MTJ突觸的輸入端的脈沖。

5.一種類腦計(jì)算系統(tǒng)，其特征在于，包括：一個(gè)以上神經(jīng)元和一個(gè)以上如權(quán)利要求1至4任一項(xiàng)所述的突觸電路，神經(jīng)元之間通過所述MTJ突觸連接起來；所有MTJ突觸各自包含的參考MTJ都在同一個(gè)約定的狀態(tài)上。

6.根據(jù)權(quán)利要求5所述的類腦計(jì)算系統(tǒng)，其特征在于，所述神經(jīng)元包括電荷積分器和脈沖發(fā)生器；所述電荷積分器適于收集各個(gè)從外部或其他神經(jīng)元的輸入點(diǎn)輸入的電荷，并將輸入的電荷積累起來，當(dāng)電荷積累達(dá)到設(shè)定值時(shí)，觸發(fā)所述脈沖發(fā)生器向各個(gè)的MTJ突觸發(fā)射所述第一脈沖和第二脈沖，同時(shí)將所積累的電荷歸零；所述MTJ突觸的輸出端連接到輸入電荷的神經(jīng)元所包含的電荷積分器，所述MTJ突觸的輸入端連接到輸出電荷的神經(jīng)元所包含的脈沖發(fā)生器。

7.根據(jù)權(quán)利要求6所述的類腦計(jì)算系統(tǒng)，其特征在于，所述電荷積分器包括運(yùn)算放大器和電容器；所述基準(zhǔn)電位置于所述運(yùn)算放大器的第一輸入端，所述運(yùn)算放大器的第二輸入端連接所述MTJ突觸的輸出端，所述運(yùn)算放大器的輸出端連接所述脈沖發(fā)生器的輸入端，所述電容器的兩端分別與所述運(yùn)算放大器的第二輸入端和輸出端相連。

8.根據(jù)權(quán)利要求6所述的類腦計(jì)算系統(tǒng)，其特征在于，還包括寫驅(qū)動電路，所述寫驅(qū)動電路的第一輸出端與所述脈沖發(fā)生器對每一個(gè)記憶MTJ的輸出端相連，所述寫驅(qū)動電路的第二輸出端與每一個(gè)記憶MTJ對所述電荷積分器的輸入端相連；在正常工作模式下所述寫驅(qū)動電路處于直通狀態(tài)，在編程模式下所述脈沖發(fā)生器和電荷積分器處于高阻狀態(tài)，所述寫驅(qū)動電路用于在所述編程模式下改變或維持所述記憶MTJ的狀態(tài)；施加于所述記憶MTJ以及所述第一選通器件的電壓根據(jù)所述基準(zhǔn)電位、所述MTJ突觸的編程電壓以及所述第一選通器件的正向壓降或反向?qū)妷捍_定。

9.根據(jù)權(quán)利要求5所述的類腦計(jì)算系統(tǒng)，其特征在于，所述類腦計(jì)算系統(tǒng)以分層結(jié)構(gòu)的形式集成于半導(dǎo)體芯片，所述分層結(jié)構(gòu)由一層以上的神經(jīng)元電荷輸出層與一層以上的神經(jīng)元電荷輸入層依次交替層接而成，所述神經(jīng)元電荷輸出層包括一個(gè)以上輸出電荷的神經(jīng)元及其對應(yīng)的一組輸出線，所述神經(jīng)元電荷輸入層包括一個(gè)以上輸入電荷的神經(jīng)元及其對應(yīng)的一組輸入線；相鄰兩層的輸出線與輸入線呈縱橫排列形成陣列，相鄰兩層的輸出線與輸入線之間的每一個(gè)交叉位置設(shè)有一個(gè)MTJ突觸，每個(gè)輸出電荷的神經(jīng)元的輸出線和每個(gè)輸入電荷的神經(jīng)元的輸入線均各自包含兩根導(dǎo)線，輸出線包含的一根導(dǎo)線、輸入線包含的一根導(dǎo)線連接起所述記憶MTJ以及所述第一選通器件構(gòu)成一條電流路徑，輸出線包含的另一根導(dǎo)線、輸入線包含的另一根導(dǎo)線連接起所述參考MTJ以及所述第二選通器件構(gòu)成另一條電流路徑。