[發明專利]一種基于MapReduce的K-means聚類算法FPGA加速系統

有效

• 申請號: 201610308843.7
• 申請日: 2016-05-11
• 公開（公告）號: CN107368375B
• 公開（公告）日: 2019-11-12
• 發明（設計）人: 李開;曹計昌;鄒復好;陽美玲;黃浩
• 申請（專利權）人: 華中科技大學
• 主分類號: G06F9/54
• 分類號: G06F9/54;G06F13/40;G06K9/62
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 梁鵬

1.一種基于MapReduce的K-means聚類算法FPGA加速系統，其特征在于，

該加速系統可模塊化設計，可多個獨立并行設置于集群中實現加速；

所述加速系統包括：Map任務數據收發子系統、Map任務加速子系統、Reduce任務數據收發子系統和Reduce任務加速子系統；

所述Map任務數據收發子系統傳送來自PCIe端的對應數據給所述Map任務加速子系統，并將所述Map任務加速子系統的計算結果數據回傳給PCIe端；

所述Reduce任務數據收發子系統傳送來自所述PCIe端的對應數據給所述Reduce任務加速子系統，并將所述Reduce任務加速子系統最終計算結果回傳給PCIe端；

所述Reduce任務加速子系統完成K-means聚類算法中單個MapReduce任務的Reduce計算階段，即計算K個類簇的聚類中心；

所述Map任務加速子系統完成所述K-means聚類算法中單個MapReduce任務的Map計算階段，即計算數據對象與K個所述聚類中心的距離，并將所述數據對象指派到一個距離其最近的聚類中心所在的類簇。

2.如權利要求1所述的基于MapReduce的K-means聚類算法FPGA加速系統，其特征在于，

所述Map任務數據收發子系統和所述Reduce任務數據收發子系統的組成都包括各自的交互接口模塊、數據讀取模塊和數據發送模塊；

所述Map任務數據收發子系統中的數據讀取模塊、數據發送模塊與所述PCIe端相連，所述Map任務加速子系統與所述Map任務數據收發子系統中的數據讀取模塊相連，所述Map任務數據收發子系統中的數據發送模塊與所述Map任務加速子系統相連；所述Map任務數據收發子系統中的交互接口模塊與所述PCIe端相連，所述Map任務加速子系統與所述Map任務數據收發子系統中的交互接口模塊相連；

所述Reduce任務數據收發子系統中的數據讀取模塊、數據發送模塊與所述PCIe端相連，所述Reduce任務加速子系統與所述Reduce任務數據收發子系統中的數據讀取模塊相連，所述Reduce任務數據收發子系統中的數據發送模塊與所述Reduce任務加速子系統相連；所述Reduce任務數據收發子系統中的交互接口模塊與PCIe端相連，所述Reduce任務加速子系統與所述Reduce任務數據收發子系統中的交互接口模塊相連。

3.如權利要求2所述的基于MapReduce的K-means聚類算法FPGA加速系統，其特征在于，

所述Map任務數據收發子系統中的交互接口模塊和所述Reduce任務數據收發子系統中的交互接口模塊包含多個配置寄存器和多個狀態寄存器，通過寄存器地址與上層PCIe端完成信息交互；所述多個配置寄存器接收來自上層PCIe端的配置數據和啟動信號，所述多個狀態寄存器存儲所述加速系統的工作狀態供所述上層PCIe端查詢；

所述Map任務數據收發子系統中的數據讀取模塊和所述Reduce任務數據收發子系統中的數據讀取模塊包含第一命令隊列、長度隊列和第一數據隊列；所述第一命令隊列接收來自所述上層PCIe端的待加速數據讀命令，所述長度隊列保存所述待加速數據的長度信息，所述待加速數據送入所述第一數據隊列緩存，所述Map任務數據收發子系統中數據讀取模塊的所述待加速數據最終發送給所述Map任務加速子系統，所述Reduce任務數據收發子系統中數據讀取模塊的所述待加速數據最終發送給所述Reduce任務加速子系統；

所述Map任務數據收發子系統中的數據發送模塊和所述Reduce任務數據收發子系統中的數據發送模塊包含第二命令隊列和第二數據隊列，當需要通過PCIe端向上層發送加速計算后的結果數據時，所述第二數據隊列事先緩存加速結果數據，所述第二命令隊列在所述第二數據隊列中有數據時接收發送給所述PCIe端的結果數據寫命令，完成所述第二數據隊列中的所述加速結果數據的發送。