[發明專利]形成FINFET半導體裝置的鰭片的方法及其半導體裝置

有效

• 申請號: 201610305806.0
• 申請日: 2016-05-10
• 公開（公告）號: CN106158663B
• 公開（公告）日: 2018-03-16
• 發明（設計）人: 成敏圭;謝瑞龍
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

1.一種制造集成電路的方法，該方法包含：

在襯底上面形成多個鰭片；

在該多個鰭片上面及該多個鰭片之間形成至少一個介電材料，該介電材料包含布置于該多個鰭片的頂端表面部分上的覆蓋層；

在該介電材料上面形成掩膜層，該掩膜層中界定有開口；

進行至少一個蝕刻程序以移除該至少一個介電材料中被該開口所曝露的一部分，以便移除該介電材料及該覆蓋層中被該開口所曝露的部分以曝露該多個鰭片中至少一個鰭片的該頂端表面部分及側壁表面部分，其中被該開口所曝露的該至少一個介電材料留在該襯底上面與該至少一個鰭片相鄰；以及

進行蝕刻程序以移除該至少一個鰭片。

2.如權利要求1所述的方法，其中，凹口是通過移除該至少一個鰭片來界定，而且該方法更包含形成第二介電層以至少部分填充該凹口。

3.如權利要求2所述的方法，其中，氣隙是被界定在布置于該凹口中的該第二介電層中。

4.如權利要求1所述的方法，其中，移除該介電材料包含在該介電材料中形成溝槽以曝露該至少一個鰭片的頂端表面。

5.如權利要求4所述的方法，其中，移除該介電材料更包含在形成該溝槽之后，移除該介電材料中被該開口所曝露的該部分以曝露該側壁表面部分。

6.如權利要求1所述的方法，其中，形成該介電材料包含：

在該覆蓋層上面及該多個鰭片上面形成襯墊層；以及

在該襯墊層上面及該多個鰭片之間形成第一介電層。

7.如權利要求6所述的方法，其中，移除該介電材料包含：

進行第一蝕刻程序以通過移除該覆蓋層、該襯墊層及該第一介電層的部分來界定該介電材料中的溝槽，用以曝露該至少一個鰭片的該頂端表面部分；

進行第二蝕刻程序以選擇性地移除該第一介電層中被該開口所曝露的部分，用以曝露該襯墊層；以及

進行第三蝕刻程序以選擇性地移除布置在該側壁表面部分上面的該襯墊層。

8.如權利要求7所述的方法，其中，該第二蝕刻程序包含對于該第一介電層的材料具有選擇性的非等向性蝕刻程序。

9.如權利要求8所述的方法，其中，該第三蝕刻程序包含對于該襯墊層的材料具有選擇性的至少一個等向性蝕刻程序。

10.如權利要求9所述的方法，其中，該襯墊層包含第一襯墊層及形成于該第一襯墊層上面的第二襯墊層，而且該第三蝕刻程序包含對于該第二襯墊層的材料具有選擇性的第一等向性蝕刻程序、及對于該第一襯墊層的材料具有選擇性的第二等向性蝕刻程序。

11.如權利要求7所述的方法，其中，該第一蝕刻程序包含非選擇性非等向性蝕刻，該非選擇性非等向性蝕刻移除該覆蓋層、該襯墊層及該第一介電層的部分。

12.如權利要求6所述的方法，其中，通過移除該至少一個鰭片是界定出凹口，而且該方法更包含形成第二介電層以至少部分填充該凹口。

13.如權利要求12所述的方法，其中，氣隙是被界定在布置于該凹口中的該第二介電層中。

14.如權利要求13所述的方法，更包含使該介電材料及該第二介電層凹陷以曝露該多個鰭片中的至少一個剩余鰭片，其中，該第二介電層在該凹陷之后是留在該氣隙上面。

15.一種制造集成電路的方法，該方法包含：

在襯底上面形成多個鰭片，各鰭片在頂端表面上形成有覆蓋層；

在該多個鰭片及該覆蓋層上面形成襯墊層；

在該襯墊層上面形成第一介電層；

平坦化該第一介電層以曝露該覆蓋層的頂端表面；

在該第一介電層上面形成掩膜層，該掩膜層中界定有開口，該開口曝露該多個鰭片中至少一個鰭片；

移除該開口所曝露的該覆蓋層、該襯墊層及該第一介電層的一部分，以便曝露該至少一個鰭片的頂端與側壁表面部分，其中，該第一介電層留在該襯底上面與該至少一個鰭片相鄰；

進行蝕刻程序以移除通過移除該覆蓋層、該襯墊層及該第一介電層的該部分所曝露的該至少一個鰭片，其中，凹口是通過移除該至少一個鰭片來界定；以及

形成第二介電層以至少部分填充該凹口。

16.如權利要求15所述的方法，其中，氣隙是被界定在布置于該凹口中的該第二介電層中。