[發明專利]電源電壓上電檢測電路及其檢測上電的實現方法

有效

• 申請號: 201610297935.X
• 申請日: 2016-05-06
• 公開（公告）號: CN105892553B
• 公開（公告）日: 2017-08-08
• 發明（設計）人: 丁川;蔡語昕;陸珊珊;黃志忠
• 申請（專利權）人: 芯原微電子（上海）有限公司;芯原微電子（北京）有限公司;芯原微電子（成都）有限公司;芯原股份有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 上海光華專利事務所31219
• 代理人: 姚艷

1.一種電源電壓上電檢測電路，其特征在于，所述電源電壓上電檢測電路至少包括：

電源電壓檢測電路，用于檢測電源電壓的大小，并提供與所述電源電壓的大小正相關的第一電壓和第二電壓；

電壓比較器電路，與所述電源電壓檢測電路連接，其主要包括NMOS晶體管輸入對和與所述NMOS晶體管輸入對連接的電流鏡像電路；其中，所述電壓比較器電路用于檢測所述第一電壓和所述第二電壓的值，并通過所述NMOS晶體管輸入對將所述第一電壓和所述第二電壓轉換為第一電流和第二電流，然后通過所述電流鏡像電路將所述第一電流鏡像后與所述第二電流進行比較，并根據比較結果輸出電壓；其中，在所述電源電壓等于所述電源電壓上電檢測電路的閾值電壓時，所述NMOS晶體管輸入對工作在亞閾值區，所述第一電流和所述第二電流均為亞閾電流；

電平轉換電路，與所述電壓比較器電路連接，其主要包括電壓放大器、與所述電壓放大器連接的施密特觸發器和與所述施密特觸發器連接的邏輯反相器；其中，所述電平轉換電路用于通過所述電壓放大器將所述電壓比較器電路的輸出電壓進行放大，以產生接近于邏輯高電平或邏輯低電平的輸出電壓，然后通過所述施密特觸發器將所述電壓放大器的輸出電壓進行反相，以產生輸出反相電平，然后通過所述邏輯反相器將所述施密特觸發器的輸出反相電平進行反相，以產生邏輯電平，作為所述電源電壓上電檢測電路的輸出信號。

2.根據權利要求1所述的電源電壓上電檢測電路，其特征在于，所述電源電壓檢測電路至少包括：第一電阻，第二電阻以及分壓NMOS晶體管；所述第一電阻的一端與所述電源電壓相連，所述第一電阻的另一端與所述第二電阻的一端相連，所述第二電阻的另一端與所述分壓NMOS晶體管的柵極和漏極相連，所述分壓NMOS晶體管的源極接地；其中，所述電源電壓檢測電路將所述第一電阻和所述第二電阻的連接節點作為其第一電壓輸出端，以提供所述第一電壓，同時將所述第二電阻和所述分壓NMOS晶體管的漏極的連接節點作為其第二電壓輸出端，以提供所述第二電壓。

3.根據權利要求2所述的電源電壓上電檢測電路，其特征在于，所述NMOS晶體管輸入對至少包括：第一NMOS晶體管和第二NMOS晶體管，所述電流鏡像電路至少包括：第一PMOS晶體管和第二PMOS晶體管；所述第一NMOS晶體管的柵極與所述電源電壓檢測電路的第一電壓輸出端相連，所述第一NMOS晶體管的漏極與所述第一PMOS晶體管的柵極和漏極以及第二PMOS晶體管的柵極相連，所述第一NMOS晶體管的源極接地，所述第二NMOS晶體管的柵極與所述電源電壓檢測電路的第二電壓輸出端相連，所述第二NMOS晶體管的漏極與所述第二PMOS晶體管的漏極相連，所述第二NMOS晶體管的源極接地，所述第一PMOS晶體管的源極和所述第二PMOS晶體管的源極均與所述電源電壓相連；其中，所述電壓比較器電路將所述第二NMOS晶體管的漏極和所述第二PMOS晶體管的漏極的連接節點作為其電壓輸出端，以根據比較結果輸出電壓；所述電壓比較器電路通過所述第一NMOS晶體管和所述第二NMOS晶體管，分別對所述電源電壓檢測電路提供的所述第一電壓和所述第二電壓進行轉換，以得到流過所述第一NMOS晶體管的第一電流和流過所述第二NMOS晶體管的第二電流。

4.根據權利要求3所述的電源電壓上電檢測電路，其特征在于，所述電壓放大器至少包括：第三PMOS晶體管和第三電阻；所述第三PMOS晶體管的源極與所述電源電壓相連，所述第三PMOS晶體管的柵極與所述電壓比較器電路的電壓輸出端相連，所述第三PMOS晶體管的漏極與所述第三電阻的一端相連，所述第三電阻的另一端接地；其中，所述電壓放大器將所述第三PMOS晶體管的漏極和所述第三電阻的連接節點作為其電壓輸出端，以輸出接近于邏輯高電平或邏輯低電平的輸出電壓；所述施密特觸發器的輸入端與所述電壓放大器的電壓輸出端相連，所述施密特觸發器的輸出端與所述邏輯反相器的輸入端相連；其中，所述電源電壓上電檢測電路將所述邏輯反相器的輸出端作為其電壓輸出端，以輸出電壓信號。

5.根據權利要求4所述的電源電壓上電檢測電路，其特征在于，所述第一NMOS晶體管的寬長比為所述分壓NMOS晶體管的寬長比的1/M倍，所述第二NMOS晶體管的寬長比為所述第一NMOS晶體管的寬長比的N倍，所述第一PMOS晶體管的寬長比為所述第二PMOS晶體管的寬長比的K倍，所述第三PMOS晶體管的寬長比為所述第二PMOS晶體管的寬長比的Q倍；其中，M、N、K、Q均為大于1的自然數。