[發(fā)明專利]SRAM讀輔助電路及SRAM

有效

• 申請(qǐng)?zhí)枺?/td>: 201610297228.0
• 申請(qǐng)日: 2016-05-06
• 公開（公告）號(hào): CN107346667B
• 公開（公告）日: 2020-11-27
• 發(fā)明（設(shè)計(jì)）人: 方偉;史增博
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造(上海)有限公司;中芯國(guó)際集成電路制造(北京)有限公司
• 主分類號(hào): G11C11/419
• 分類號(hào): G11C11/419
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 張振軍;吳敏

一種SRAM讀輔助電路及SRAM，所述SRAM讀輔助電路用于SRAM，所述SRAM包括配對(duì)的位線和參考位線，所述SRAM讀輔助電路包括：預(yù)充電單元，一端耦接所述位線，另一端耦接所述參考位線，適于將所述位線和所述參考位線其中之一預(yù)充電至電源電壓，另一個(gè)預(yù)充電至地電壓；選擇單元，適于選擇性地連通配對(duì)的所述位線和所述參考位線，以使得配對(duì)的所述位線和所述參考位線之間進(jìn)行電荷分享。本發(fā)明技術(shù)方案提高了SRAM讀操作的性能。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲(chǔ)器電路，尤其涉及一種SRAM讀輔助電路及SRAM。

背景技術(shù)

嵌入式存儲(chǔ)器是當(dāng)前集成電路(Integrated Circuit，IC)的關(guān)鍵模塊，是片上系統(tǒng)(System-on-Chip，SoC)的重要組成部分。嵌入式存儲(chǔ)器在功耗、速度穩(wěn)定性和集成度等方面將對(duì)SoC的性能起到?jīng)Q定性的作用。與現(xiàn)在市場(chǎng)上其他類型的半導(dǎo)體存儲(chǔ)器相比，靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory，SRAM)具有低功耗和快速存儲(chǔ)數(shù)據(jù)的優(yōu)點(diǎn)，在便攜式消費(fèi)電子方面以及緩存等高端領(lǐng)域被廣泛應(yīng)用。作為半導(dǎo)體存儲(chǔ)器，穩(wěn)定地存儲(chǔ)數(shù)據(jù)是SRAM最重要的功能。同時(shí)，為保持其相對(duì)其他存儲(chǔ)器的優(yōu)勢(shì)，SRAM應(yīng)具有更小的訪問(wèn)時(shí)間，能夠更快的寫入和讀出數(shù)據(jù)。

現(xiàn)有技術(shù)中，在SRAM設(shè)計(jì)中，在對(duì)存儲(chǔ)單元寫入或讀取數(shù)據(jù)前，通常會(huì)對(duì)位線(bitline,BL)和參考位線(bitline bar,BLB)預(yù)充電至工作電壓VDD。在對(duì)存儲(chǔ)單元(bitcell)進(jìn)行存取前，降低BL預(yù)充電電壓VBL，能夠提高存儲(chǔ)單元的靜態(tài)噪聲容限(StaticNoise Margin,SNM)。隨著位線電壓差ΔVBL(ΔVBL＝VDD-VBL)的增加，SNM會(huì)達(dá)到最大值，繼而急速下降。所以精確地控制預(yù)充電電壓VBL電壓下降的幅度，使其不超過(guò)SNM峰值十分關(guān)鍵。傳統(tǒng)方法將位線BL(bitline)和參考位線BLB(bitline bar)預(yù)充電至電源電壓VDD，靈敏放大線SL(sense line)和參考靈敏放大線SLB(sense line bar)預(yù)充電至地電壓VSS。利用位線和靈敏放大線之間的電荷分享(charge sharing)實(shí)現(xiàn)精確控制預(yù)充電電壓VBL降低的目的。最終電荷分享結(jié)束后，位線預(yù)充電電壓VBL取決于位線負(fù)載電容和靈敏放大線負(fù)載電容的比值。

但是，現(xiàn)有技術(shù)中，位線BL和參考位線BLB的負(fù)載電容的比值會(huì)隨著不同存儲(chǔ)單元陣列行數(shù)的變化而變化，從而導(dǎo)致位線電壓降低的電壓差ΔVBL隨之發(fā)生變化，存儲(chǔ)單元的靜態(tài)噪聲容限不穩(wěn)定，降低了SRAM讀操作的性能。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問(wèn)題是如何提高SRAM讀操作的性能。

為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種SRAM讀輔助電路，用于SRAM，所述SRAM包括配對(duì)的位線和參考位線，其特征在于，所述SRAM讀輔助電路包括：預(yù)充電單元，一端耦接所述位線，另一端耦接所述參考位線，適于將所述位線和所述參考位線其中之一預(yù)充電至電源電壓，另一個(gè)預(yù)充電至地電壓；選擇單元，適于選擇性地連通配對(duì)的所述位線和所述參考位線，以使得配對(duì)的所述位線和所述參考位線之間進(jìn)行電荷分享。

可選的，所述預(yù)充電單元包括：第一預(yù)充電單元，適于對(duì)所述位線進(jìn)行預(yù)充電，將所述位線的電位預(yù)充電至電源電壓和地電壓中的一個(gè)；第二預(yù)充電單元，適于對(duì)所述參考位線進(jìn)行預(yù)充電，將所述參考位線的電位預(yù)充電至電源電壓和地電壓中的另一個(gè)。

可選的，所述第一預(yù)充電單元包括第一PMOS管，所述第二預(yù)充電單元包括第一NMOS管；所述第一PMOS管的源極耦接電源電壓，所述第一PMOS管的漏極耦接所述位線，所述第一PMOS管的柵極接入第一控制信號(hào)；所述第一NMOS管的源極耦接接地電壓，所述第一NMOS管的漏極耦接所述參考位線，所述第一NMOS管的柵極接入第二控制信號(hào)。

可選的，所述第一控制信號(hào)和所述第二控制信號(hào)的電位相反。