[發(fā)明專利]一種SerDes用全擺幅輸出VCO延遲單元設(shè)計(jì)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201610294516.0
• 申請(qǐng)日: 2016-05-06
• 公開（公告）號(hào): CN107346971A
• 公開（公告）日: 2017-11-14
• 發(fā)明（設(shè)計(jì)）人: 濮國(guó)亮;沈寒冰;董堯君;吳俊輝
• 申請(qǐng)（專利權(quán)）人: 蘇州超銳微電子有限公司
• 主分類號(hào): H03L7/06
• 分類號(hào): H03L7/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明是一種用于10G SerDes芯片低電壓供電情況下，全擺幅輸出VCO延遲單元的設(shè)計(jì)方法。

背景技術(shù)

隨著集成電路工藝的不斷進(jìn)步，一方面，芯片的供電電壓在不斷的減少，已經(jīng)由3.3V下降到了現(xiàn)在的1.0V，另一方面，10G SerDes芯片對(duì)鎖相環(huán)的工作頻率范圍的要求卻逐漸提高，但是，低電壓供電意味著較低的信號(hào)擺幅和比較高的頻率-電壓增益，無形中增加了VCO的輸出抖動(dòng)，而環(huán)形VCO的抖動(dòng)又一直都比較差，研究表明只有當(dāng)環(huán)形VCO的差分輸出電壓是全擺幅且具有高效率的電流切換能力時(shí)，它的抖動(dòng)性能才能滿足高速SerDes應(yīng)用需求；為了保證在低電壓供電條件下仍然具有較高的中心頻率，且要求VCO具有較寬的電壓調(diào)節(jié)范圍，本發(fā)明研究出了一種全擺幅差分VCO結(jié)構(gòu)能夠在低電壓供電環(huán)境下保證頻率-電壓增益，并且能改善相位噪聲性能的方法。

發(fā)明內(nèi)容

一種用于10G SerDes芯片低電壓供電情況下，全擺幅輸出VCO延遲單元的設(shè)計(jì)方法，該方法包括以下步驟：

設(shè)計(jì)低電壓供電情況下的VCO延遲單元電路結(jié)構(gòu)；

根據(jù)輸出全擺幅要求確定VCO電路中MOS管尺寸和電流；

仿真并優(yōu)化MOS管尺寸和電路結(jié)構(gòu)，檢測(cè)VCO全擺幅輸出范圍。

附圖說明

在本專利申請(qǐng)的權(quán)利要求書中，具體地指出了本發(fā)明的主題，并清楚地對(duì)其提出了專利保護(hù)。現(xiàn)將參照以下附圖具體詳細(xì)說明本發(fā)明的主題，并清楚地理解本發(fā)明的有關(guān)結(jié)構(gòu)和實(shí)現(xiàn)方法以及其目的、特征和優(yōu)勢(shì)；

圖1為低電壓供電情況下全擺幅輸出VCO延遲單元結(jié)構(gòu)框圖；

圖2為VCO延遲單元負(fù)載及小信號(hào)模型圖；

圖3為VCO延遲單元控制電壓和輸出電流關(guān)系圖；

圖4為VCO瞬態(tài)輸出波形。

具體實(shí)施方式

在以下的詳細(xì)說明中，描述了特定的細(xì)節(jié)以便提供對(duì)本發(fā)明全面的理解。然而本專業(yè)的技術(shù)人員會(huì)認(rèn)識(shí)到，本發(fā)明也可以用其它相類似的細(xì)節(jié)實(shí)施。

如圖1所示是本發(fā)明提出的VCO延遲單元的電路結(jié)構(gòu)，VCO分為四個(gè)延遲單元，每個(gè)輸出相差90度相位；V_ctrl為可調(diào)節(jié)控制電壓，IN和是差分輸入，OUT和是全擺幅差分輸出信號(hào)，延遲單元的負(fù)載結(jié)構(gòu)電流，由控制電壓V_ctrl控制調(diào)節(jié)。

延遲單元的負(fù)載結(jié)構(gòu)對(duì)電路的電流供電能力有著重要的影響，而且，為了能夠獲取低抖動(dòng)輸出，負(fù)載單元的I-V曲線最好具有線性特性，即負(fù)載的電流隨著電壓線性變化，VCO延遲單元負(fù)載和等效小信號(hào)模型，如圖2所示。

根據(jù)圖2，其負(fù)載結(jié)構(gòu)的等效阻抗如下：

其中gm2,Cgs,Ron1分別是晶體管跨導(dǎo)，柵源電壓和晶體管等效電阻，高頻條件下，其行為類似于一個(gè)電感。

當(dāng)控制電壓V_ctrl固定時(shí)，負(fù)載輸出電流i_o隨著輸出電壓v_o的變化而變化，近似于線性特性，有助于改善VCO的噪聲性能，另一方面，控制電壓V_ctrl變化時(shí)，輸出電流i_o也隨著變化，而且具有良好的線性特性，如圖3所示，這有助于提高頻率-電壓增益曲線的線性度。

通過仿真，VCO延遲單元的瞬態(tài)輸出波形，如圖4所示，通過NMOS晶體管耦合切換的延遲單元，具有軌到軌的全擺幅輸出。

雖然此處說明描述了本發(fā)明的某此特征及一種實(shí)現(xiàn)方法，但是對(duì)于本專業(yè)的技術(shù)人員來說，將會(huì)出現(xiàn)許多修改、替換、變化和等效代換。因此，本發(fā)明的保護(hù)范圍由所附的權(quán)利要求的范圍為準(zhǔn)。