[發明專利]半導體測試結構及其形成方法以及測試方法

有效

• 申請號: 201610293060.6
• 申請日: 2016-05-05
• 公開（公告）號: CN107346752B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 程凌霄
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;吳敏

1.一種半導體測試結構，其特征在于，包括：

襯底，所述襯底內具有阱區；

位于所述襯底內的阱區上的柵極結構陣列，所述柵極結構陣列中的各柵極結構一側的阱區內具有源區，所述柵極結構陣列中的各柵極結構另一側的阱區內具有漏區；

若干層層疊設置的天線結構，其中，所述柵極結構陣列中的每一柵極結構至少與一層天線結構電連接；

位于所述若干層層疊設置的天線結構之間的介質層，所述介質層用于相鄰天線結構之間的電絕緣；

同層的所述天線結構包括第一梳狀結構以及與所述第一梳狀結構相對設置的第二梳狀結構，所述第一梳狀結構與第二梳狀結構相互絕緣，其中，第一梳狀結構包括第一梳柄部以及與所述第一梳柄部相連的分立的第一梳齒部，第二梳狀結構包括第二梳柄部以及與所述第二梳柄部相連的分立的第二梳齒部，所述第一梳齒部與第二梳齒部間隔相嵌分布，且同層的第一梳狀結構以及第二梳狀結構分別與柵極結構陣列中的不同柵極結構電連接。

2.如權利要求1所述的半導體測試結構，其特征在于，所述半導體測試結構還包括：第一測試墊，所述第一測試墊與所述阱區電連接；第二測試墊，所述第二測試墊與所述源區電連接；第三測試墊，所述第三測試墊與所述漏區電連接。

3.如權利要求2所述的半導體測試結構，其特征在于，所述半導體測試結構還包括：與所述阱區電連接的第一頂層連接層，所述第一頂層連接層與第一測試墊電連接；與所述源區電連接的第二頂層連接層，所述第二頂層連接層與所述第二測試墊電連接；與所述漏區電連接的第三頂層連接層，所述第三頂層連接層與所述第三測試墊電連接。

4.如權利要求1所述的半導體測試結構，其特征在于，所述半導體測試結構還包括：位于所述柵極結構陣列上方的互連結構，所述互連結構包括若干層層疊設置的導電層，其中，所述柵極結構陣列中的每一柵極結構至少通過一層導電層與一層天線結構電連接。

5.如權利要求4所述的半導體測試結構，其特征在于，所述半導體測試結構還包括：第四測試墊，所述第四測試墊與所述導電層電連接，且不同層的所述導電層與不同的第四測試墊電連接。

6.如權利要求4所述的半導體測試結構，其特征在于，同層的所述導電層包括分立的子導電層，所述互連結構還包括：位于相鄰層子導電層之間的導電插塞，所述導電插塞用于實現相鄰層子導電層之間的電連接。

7.如權利要求4所述的半導體測試結構，其特征在于，所述半導體測試結構還包括：若干互連線，其中，所述互連線用于所述導電層與所述天線結構之間的電連接。

8.如權利要求1所述的半導體測試結構，其特征在于，所述天線結構的形狀為矩形。

9.如權利要求1所述的半導體測試結構，其特征在于，所述天線結構的形狀為梳狀結構，包括梳柄部以及與所述梳柄部相連的分立的梳齒部。

10.如權利要求8、9或1所述的半導體測試結構，其特征在于，不同層的所述天線結構中，包括通過天線插塞電連接的N層天線結構，且所述電連接的N層天線結構與同一柵極結構電連接，其中，N大于等于2。

11.如權利要求10所述的半導體測試結構，其特征在于，同層的所述天線接結構包括第一梳狀結構以及與所述第一梳狀結構相對設置的第二梳狀結構時，所述天線插塞電連接不同層天線結構的第一梳齒部；或者，所述天線插塞電連接不同層天線結構的第二梳齒部。

12.如權利要求1所述的半導體測試結構，其特征在于，所述天線結構的材料為多晶硅或金屬。