[發明專利]屏蔽柵溝槽MOSFET器件及其制造方法

有效

• 申請號: 201610288315.X
• 申請日: 2016-05-04
• 公開（公告）號: CN105702739B
• 公開（公告）日: 2019-04-23
• 發明（設計）人: 肖勝安
• 申請（專利權）人: 深圳尚陽通科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423;H01L21/28
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種屏蔽柵溝槽MOSFET器件，原胞的柵極結構中，屏蔽電極由填充于溝槽中的外延層回刻后形成，溝槽柵形成于屏蔽電極的頂部；屏蔽電極和相鄰的漂移區直接接觸且載流子平衡，在橫向上，各原胞的屏蔽電極和所述漂移區組成交替排列的結構，在器件反向偏置時，屏蔽電極對相鄰的漂移區進行橫向耗盡。本發明還公開了一種屏蔽柵溝槽MOSFET器件的制造方法。本發明不需要在屏蔽電極的底部設置介質膜，能減小器件單元的步進，減低器件的比導通電阻，同時減少制造難度、改善器件性能的一致性。

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種屏蔽柵溝槽MOSFET器件；本發明還涉及一種屏蔽柵溝槽MOSFET器件的制造方法。

背景技術

如圖1所示，是現有屏蔽柵溝槽MOSFET器件的結構示意圖；現有屏蔽柵溝槽MOSFET器件的電流流動區由多個原胞周期性排列組成，各所述原胞包括：

形成于半導體襯底如硅襯底101表面的N型外延層102，在N型外延層102形成有溝槽511，屏蔽電極411由填充于所述溝槽511底部的多晶硅組成，溝槽柵421由填充于溝槽511的頂部的多晶硅組成；屏蔽電極411和溝槽511的底部表面和側面之間隔離有屏蔽介質膜311；屏蔽電極411和溝槽柵421之間隔離有柵極間隔離介質膜321；溝槽柵421和溝槽511側面之間隔離有柵介質膜331；其中，屏蔽介質膜311、柵極間隔離介質膜321和柵介質膜331都能為氧化膜。

P阱201形成于N型外延層102頂部并作為溝道區。由N+區組成的源區203形成于溝道區201的表面；層間膜106覆蓋形成有溝槽柵421和源區203的N型外延層102表面。接觸孔71穿過層間膜106和源區203接觸，在接觸孔71底部形成有由P+區組成的溝道引出區202；接觸孔71和正面金屬層圖形化后形成的源極81連接。

在電流流動區的外側形成有柵電極連接區和屏蔽電極連接區，屏蔽電極連接區用于將屏蔽電極411的電極引出，柵電極連接區用于實現將溝槽柵421的電極即柵極引出。

屏蔽電極連接區中形成有溝槽512，一般溝槽512和溝槽511同時形成且相互連通；在溝槽511中填充有多晶硅412，通常多晶硅412和屏蔽電極411同時形成，但是對多晶硅412不進行回刻，從而使多晶硅412填充于溝槽512的整個深度范圍內；多晶硅412和溝槽512的底部表面和側面之間隔離有介質膜312，通常介質膜312和屏蔽介質膜311同時形成。多晶硅412和屏蔽電極411接觸連接。在多晶硅412的頂部形成有接觸孔72，接觸孔72也連接到源極81所對應的正面金屬層，即源極81也同時作為屏蔽柵金屬電極。由于溝槽512的頂部要形成接觸孔72，故溝槽512的寬度一般設置的比溝槽511的大。

柵電極連接區中形成有溝槽513，一般溝槽513和溝槽511同時形成且相互連通；通常在溝槽513中的填充結構也設置的和溝槽511中的一樣，其中填充于溝槽513底部的多晶硅413和屏蔽電極411同時形成；填充于溝槽513頂部的多晶硅423和溝槽柵421同時形成；多晶硅413和溝槽513的底部的內部表面隔離的介質膜313和屏蔽介質膜311同時形成；多晶硅413和423之間的介質膜323和柵極間隔離介質膜321同時形成；多晶硅423和溝槽513頂部的側面之間的介質膜333和柵介質膜331同時形成。在多晶硅423的頂部形成有接觸孔73，接觸孔73連接到正面金屬層圖形化后形成的柵極83。

現有屏蔽柵溝槽MOSFET器件的漏極形成于半導體襯底101的底部，由P阱201底部的N型外延層102組成漂移區，屏蔽電極411與屏蔽電極411之間的漂移區102形成交替排列的結構，現有屏蔽柵溝槽MOSFET器件在反向偏置狀態下，屏蔽電極411和相鄰的漂移區102會形成橫向電場從而使得多晶硅屏蔽上411會對漂移區102進行橫向耗盡，使得能被屏蔽電極411橫向耗盡的區域的載流子濃度能夠處于很高的濃度還能得到高的器件反向擊穿電壓，從而同時降低了器件的導通電阻和高的擊穿電壓。