[發明專利]帶隙基準源電路

有效

• 申請號: 201610268920.0
• 申請日: 2016-04-27
• 公開（公告）號: CN105867500B
• 公開（公告）日: 2017-10-24
• 發明（設計）人: 唐成偉
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海浦一知識產權代理有限公司31211
• 代理人: 郭四華

1.一種帶隙基準源電路,其特征在于,包括：三個鏡像電流支路、三個帶隙路徑和一個運算放大器；

三個所述帶隙路徑利用采用二極管連接方式連接的雙極型晶體管的基射電壓和基射電壓差具有相反的溫度系數的疊加形成和溫度無關的基準電壓；

各所述帶隙路徑的底端接地，各所述帶隙路徑的頂端和電源電壓之間連接有一個所述鏡像電流支路，各所述鏡像電流支路分別包括一個鏡像PMOS管和一個輔助PMOS管；

各所述鏡像電流支路的鏡像PMOS管互為鏡像，各所述鏡像電流支路的鏡像PMOS管的源極都接電源電壓；各所述鏡像電流支路的鏡像PMOS的漏極連接對應的所述輔助PMOS管的源極，各所述鏡像電流支路的所述輔助PMOS管的漏極連接到對應的所述帶隙路徑的頂端；

三個所述帶隙路徑中的第三帶隙路徑作為輸出路徑，所述第三帶隙路徑的頂端輸出基準電壓；第一帶隙路徑的頂端和第二帶隙路徑的頂端連接到所述運算放大器的兩個輸入端；

各所述鏡像電流支路的鏡像PMOS管的柵極都連接到所述運算放大器的輸出端；各所述鏡像電流支路的所述輔助PMOS管的柵極連接在一起且連接第一偏置電壓；

各所述鏡像電流支路的鏡像PMOS管的襯底電極和輔助PMOS管的襯底電極都連接到電源電壓；

所述運算放大器的輸出端輸出一個小于所述電源電壓的高電平，所述第一偏置電壓小于所述運算放大器的輸出電壓信號，在帶隙基準源電路工作時所述輔助PMOS管的使所述鏡像PMOS管的漏極電壓提升到使對應的所述鏡像PMOS管的柵漏電壓差小于使所述鏡像PMOS管的襯底漏電流以納安/伏的速率大幅增加的值，同時對應的所述輔助PMOS管的柵漏電壓差也小于使所述輔助PMOS管的襯底漏電流以納安/伏的速率大幅增加的值；

所述運算放大器采用折疊式差分共源共柵主體放大電路結構，由第一NMOS管和第二NMOS管組成兩個差分輸入的共源放大管，由第一PMOS管和第二PMOS管組成兩個共柵放大管，所述第二PMOS管的漏極為所述運算放大器的輸出端，所述第一PMOS管的源極和所述第二PMOS管的源極分別連一個由PMOS管組成的電流源電路，所述第一PMOS管的漏極通過一個輔助PMOS管連接負載電路；所述第一PMOS管的襯底電極和對應的輔助PMOS管的襯底電極都連接到電源電壓；所述第一PMOS管對應的輔助PMOS管的柵極連接所述第一偏置電壓，在帶隙基準源電路工作時所述第一PMOS管對應的輔助PMOS管使所述第一PMOS管的漏極電壓提升到使對應的所述第一PMOS管的柵漏電壓差小于使所述第一PMOS管的襯底漏電流以納安/伏的速率大幅增加的值，同時對應的所述輔助PMOS管的柵漏電壓差也小于使所述輔助PMOS管的襯底漏電流以納安/伏的速率大幅增加的值；

所述第一NMOS管的源極和所述第二NMOS管的源極都連接到作為電流源的第三NMOS管的漏極，所述第三NMOS管的源極接地，所述第三NMOS管的柵極連接第二偏置電壓；

所述第一偏置電壓由第一偏置電路提供，所述第一偏置電路包括第四NMOS管、第五NMOS管和第六NMOS管，所述第六NMOS管的漏極連接電源電壓，所述第六NMOS管的柵極連接所述運算放大器的輸出端；所述第六NMOS管的源極連接所述第五NMOS管的漏極和柵極，所述第五NMOS管的源極連接所述第四NMOS管的漏極，所述第四NMOS管的源極和襯底電極、所述第五NMOS管的襯底電極和所述第六NMOS管的襯底電極都接地；所述第四NMOS管的柵極連接所述第二偏置電壓，所述第四NMOS管的漏極提供所述第一偏置電壓。

2.如權利要求1所述的帶隙基準源電路,其特征在于：所述鏡像PMOS管的柵漏電壓差和所述第一PMOS管的柵漏電壓差都小于3V，對應的所述輔助PMOS管的柵漏電壓差也小于3V。