[發明專利]一種雙分裂溝槽柵電荷存儲型IGBT及其制造方法有效
| 申請號: | 201610264416.3 | 申請日: | 2016-04-26 |
| 公開(公告)號: | CN105789291B | 公開(公告)日: | 2018-06-19 |
| 發明(設計)人: | 張金平;底聰;田豐境;劉競秀;李澤宏;任敏;張波 | 申請(專利權)人: | 電子科技大學 |
| 主分類號: | H01L29/739 | 分類號: | H01L29/739;H01L21/331 |
| 代理公司: | 成都點睛專利代理事務所(普通合伙) 51232 | 代理人: | 葛啟函 |
| 地址: | 611731 四川省成*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 雙分裂 電荷存儲 溝槽柵 電極 載流子 絕緣柵雙極型晶體管 短路安全工作區 功率半導體器件 分裂電極 工藝步驟 擊穿特性 降低器件 開關損耗 內柵電極 濃度分布 器件溝槽 柵極電容 閾值電壓 等電位 發射極 介質層 柵電極 浮空 減小 制作 兼容 側面 引入 開通 制造 | ||
本發明屬于功率半導體器件技術領域,具體涉及溝槽柵電荷存儲型絕緣柵雙極型晶體管。本發明通過在器件溝槽內柵電極的底部和側面引入與發射極等電位的雙分裂電極以及雙分裂電極和柵電極之間的介質層,在不影響IGBT器件閾值電壓和開通的情況下,減小了柵極電容,從而提高了器件的開關速度,降低器件的開關損耗;同時寬的底部分裂電極和浮空p型基區進一步改善了整個N型漂移區的載流子濃度分布,并改善了器件的短路安全工作區和擊穿特性,提高了器件的性能和可靠性。本發明所提出的雙分裂溝槽柵電荷存儲型IGBT制作方法不需要增加額外的工藝步驟,與傳統CSTBT制作方法兼容。
技術領域
本發明屬于功率半導體器件技術領域,涉及絕緣柵雙極型晶體管(IGBT),具體涉及溝槽柵電荷存儲型絕緣柵雙極型晶體管(CSTBT)。
背景技術
絕緣柵雙極型晶體管(IGBT)是一種MOS場效應和雙極型晶體管復合的新型電力電子器件。它既有MOSFET易于驅動,控制簡單的優點,又有功率晶體管導通壓降低,通態電流大,損耗小的優點,已成為現代電力電子電路中的核心電子元器件之一,廣泛地應用在諸如通信、能源、交通、工業、醫學、家用電器及航空航天等國民經濟的各個領域。IGBT的應用對電力電子系統性能的提升起到了極為重要的作用。
從IGBT發明以來,人們一直致力于改善IGBT的性能。經過二十幾年的發展,相繼提出了6代IGBT器件結構,使器件性能得到了穩步的提升。第6代的溝槽柵電荷存儲型絕緣柵雙極型晶體管(CSTBT)由于采用了較高摻雜濃度和一定厚度的N型電荷存儲層結構,使IGBT器件靠近發射極端的載流子濃度分布得到了極大的改善,提高了N型漂移區的電導調制,改善了整個N型漂移區的載流子濃度分布,使IGBT獲得了低的正向導通壓降和改善的正向導通壓降和關斷損耗的折中。但是,對于CSTBT器件結構,由于較高摻雜濃度和一定厚度的N型電荷存儲層的存在,器件的擊穿電壓顯著降低,為了有效屏蔽N型電荷存儲層的不利影響獲得一定的器件耐壓,需要采用:1)深的溝槽柵深度,使溝槽柵的深度大于N型電荷存儲層的結深,但深的溝槽柵深度不僅增大了柵極-發射極電容,也增大了柵極-集電極電容,因而,降低了器件的開關速度,增大器件的開關損耗,影響了器件的導通壓降和開關損耗的折中特性;2)小的元胞寬度,使溝槽柵之間的間距盡可能減小,然而,高密度的溝槽MOS結構不僅增大了器件的柵極電容,降低了器件的開關速度,增大了器件的開關損耗,影響了器件的導通壓降和開關損耗的折中特性,而且,增加了器件的飽和電流密度,使器件的短路安全工作區變差。
發明內容
本發明的目的是為了在一定的器件溝槽深度和溝槽MOS結構密度的情況下,減小器件的柵極電容,特別是柵極-集電極電容,提高器件的開關速度,減小開關損耗,同時減小器件的飽和電流密度改善器件的短路安全工作區并提高器件的擊穿電壓,并進一步提高器件發射極端的載流子增強效應,改善整個N型漂移區的載流子濃度分布,進一步改善正向導通壓降和開關損耗的折中,在傳統CSTBT器件結構的基礎上(如圖1所示),本發明提供一種雙分裂溝槽柵電荷存儲型IGBT(如圖2所示)及其制作方法。本發明通過在器件溝槽內柵電極的底部和側面引入與發射極等電位的雙分裂電極,通過雙分裂電極以及雙分裂電極和柵電極之間厚介質層的屏蔽作用,減小器件的柵極電容,特別是柵極-集電極電容,提高器件的開關速度,降低器件的開關損耗;同時,在側面分裂電極處減小了MOS溝道的密度,減小了器件的飽和電流密度改善了器件的短路安全工作區,同時通過使側面分裂電極處的p型基區浮空并在溝槽底部采用寬的底部分裂電極進一步減小了發射極附近的空穴抽取面積,提高發射極端的載流子增強效應,進一步改善整個N型漂移區的載流子濃度分布;此外,通過底部分裂電極周圍的厚介質層和寬的底部分裂電極寬度進一步屏蔽了N型電荷存儲層對器件擊穿電壓的影響,在一定的器件溝槽深度和溝槽MOS結構密度的情況下進一步提高了器件的擊穿電壓,改善了溝槽底部電場的集中,進一步提高了器件的可靠性。所提出的制作方法不需要增加額外的工藝步驟,與傳統CSTBT制作方法兼容。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于電子科技大學,未經電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201610264416.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體結構及其制造方法
- 下一篇:鰭結構及其制造方法
- 同類專利
- 專利分類





