[發明專利]數字模擬轉換器的校正電路及校正方法

有效

• 申請號: 201610255426.0
• 申請日: 2016-04-22
• 公開（公告）號: CN107306135B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 黃詩雄
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/46
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李昕巍;章侃銥

一種數字模擬轉換器的校正方法，該數字模擬轉換器應用于一連續逼近式模擬數字轉換器并且包含一第一電容、多個第二電容及一橋接電容，該方法包含：(a)使該連續逼近式模擬數字轉換器的一比較器的兩輸入端等電位；(b)改變該第一電容的一第一端點的電位；(c)得到該連續逼近式模擬數字轉換器的一第一輸出；(d)于得到該第一輸出后，使該比較器的兩輸入端等電位；(e)改變該多個第二電容的多個第一端點的電位；(f)得到該連續逼近式模擬數字轉換器的一第二輸出；以及(g)依據該第一輸出及該第二輸出校正該數字模擬轉換器。

技術領域

本發明涉及數字模擬轉換器(Digital-to-Analog Converter,DAC)的校正電路及校正方法，尤其涉及橋接式DAC(bridge DAC)的校正電

路及校正方法。

背景技術

圖1是現有連續逼近式(successive approximation)模擬數字轉換器(Analog-to-Digital Converter,ADC)(以下簡稱SA ADC)的局部電路圖。該SA ADC通過橋接式DAC110的電容切換操作與比較器105的比較操作，使比較器105的兩個輸入端的電壓互相逼近，而在電壓互相逼近的過程中，耦接于比較器105輸出端的連續逼近暫存器(successiveapproximation register,SAR)(圖未示)，依據比較器105的輸出產生數字碼。最后等橋接式DAC 110的所有電容都切換完畢后(即所有電容耦接至適當的電壓)，此時連續逼近暫存器所產生的數字碼即是SA ADC的最后輸出值，也就是輸入信號(由Vin及Vip所組成)經過模擬數字轉換后的結果。

橋接式DAC 110包含兩個電容陣列，各自耦接比較器105的一個輸入端。每個電容陣列包含一個橋接電容(bridge capacitor)130或140。此說明書中定義橋接電容130或140的右側(即鄰近比較器105的一側)為電容陣列的最高有效位元(MSB)側，左側(即遠離比較器105的一側)為電容陣列的最低有效位元(LSB)側。以圖1中耦接比較器105的負極的電容陣列為例，其MSB側包含電容111、112、113，此三個電容的電容值分別為4C、2C、1C(C為正數)；其LSB側包含電容151、152、153、154、155，此五個電容的電容值分別為8C、4C、2C、1C、1C。電容111、112、113的一端耦接橋接電容130的其中一端，并且直接與比較器105耦接；相對的，電容151、152、153、154、155的一端則不直接與比較器105耦接，而是先耦接橋接電容130的另一端，再通過橋接電容130耦接比較器105。電容111、112、113、151、152、153、154、155非耦接橋接電容130的一端則分別通過開關SW耦接至地或參考電壓Vref。

理想上，對比較器105而言，LSB側的所有電容與橋接電容130或140的等效電容值，應實質上等于MSB側的最小電容的電容值。然而，因為橋接電容130或140的電容值不易做的精準(因為電容值為非整數)，加上電路中存在不可避免的寄生電容，使得橋接式DAC 110不理想，而導致SA ADC的操作產生錯誤。

文獻《Split Capacitor DAC Mismatch Calibration in SuccessiveApproximation ADC》(Yanfei Chen,et al.,Split Capacitor DAC MismatchCalibration in Successive Approximation ADC,Custom Integrated CircuitsConference,2009.CICC'09.IEEE,pp.279-282,Sept.2009)提出一種校正橋接式DAC的方法。然而該文獻所提出的方法必須先對比較器的偏移進行校正，當比較器的偏移夠小時，其校正方法才可行。該文獻的缺點在于，除了校正比較器必須耗費額外的時間之外，實作上發現，即使當比較器的偏移已被校正，執行該文獻所提出的方法之后，橋接式DAC的表現仍然不佳。因此有必要提出更好的方法與電路來校正橋接式DAC。

發明內容