[發(fā)明專利]基于FPGA的微機(jī)電混合ΣΔM加速度計(jì)閉環(huán)檢測(cè)電路系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201610251519.6
• 申請(qǐng)日: 2016-04-21
• 公開（公告）號(hào): CN105699694B
• 公開（公告）日: 2019-02-22
• 發(fā)明（設(shè)計(jì)）人: 陳方;李昕欣
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號(hào): G01P15/125
• 分類號(hào): G01P15/125
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

1.一種基于FPGA的微機(jī)電混合ΣΔΜ加速度計(jì)閉環(huán)檢測(cè)電路系統(tǒng)，其特征在于，包括：微機(jī)械加速度計(jì)、差分電荷放大器組件、高通濾波器、多位模數(shù)轉(zhuǎn)換器、FPGA及工作時(shí)序控制反饋開關(guān)；其中，

所述微機(jī)械加速度計(jì)適于產(chǎn)生電容變化信號(hào)；所述微機(jī)械加速度計(jì)包括：中心質(zhì)量塊、兩塊平行間隔分布的第一電容極板、兩塊平行間隔分布的第二電容極板、第一電容及第二電容；所述第一電容極板及所述第二電容極板分別位于所述中心質(zhì)量塊的兩側(cè)；所述第一電容的數(shù)量為兩個(gè)，兩個(gè)所述第一電容并聯(lián)于所述第一電容極板之間；所述第二電容的數(shù)量為兩個(gè)，兩個(gè)所述第二電容并聯(lián)于所述第二電容極板之間；

所述差分電荷放大器組件包括輸入端及輸出端，所述差分電荷放大器組件的輸入端與所述微機(jī)械加速度計(jì)電極相連接；所述高通濾波器包括輸入端及輸出端，所述高通濾波器的輸入端與所述差分電荷放大器組件的輸出端相連接；所述差分電荷放大器組件及所述高通濾波器適于將所述微機(jī)械加速度計(jì)產(chǎn)生的電容變化信號(hào)轉(zhuǎn)換成電壓信號(hào)并輸出；

所述多位模數(shù)轉(zhuǎn)換器包括輸入端及輸出端，所述多位模數(shù)轉(zhuǎn)換器的輸入端與所述高通濾波器的輸出端相連接，所述多位模數(shù)轉(zhuǎn)換器的輸出端與所述FPGA相連接；所述多位模數(shù)轉(zhuǎn)換器適于將所述高通濾波器輸出的電壓信號(hào)轉(zhuǎn)換成載波調(diào)制高頻數(shù)字信號(hào)并輸出；

所述FPGA與所述微機(jī)械加速度計(jì)及所述工作時(shí)序控制反饋開關(guān)相連接，適于向所述微機(jī)械加速度計(jì)輸入載波，以對(duì)所述微機(jī)械加速度計(jì)產(chǎn)生的電容變化信號(hào)進(jìn)行調(diào)制，且適于將所述多位模數(shù)轉(zhuǎn)換器輸出的載波調(diào)制高頻數(shù)字信號(hào)進(jìn)行ΣΔΜ濾波處理以得到過采樣的1位數(shù)字流信號(hào)，并將所述過采樣的1位數(shù)字流信號(hào)轉(zhuǎn)化為低采樣頻率的多位數(shù)字信號(hào)輸出；

所述工作時(shí)序控制反饋開關(guān)包括第一端及第二端，所述工作時(shí)序控制反饋開關(guān)的第一端與所述FPGA相連接，所述工作時(shí)序控制反饋開關(guān)的第二端與所述微機(jī)械加速度計(jì)相連接，適于在所述過采樣的1位數(shù)字流信號(hào)的控制下將反饋電壓及接地電壓加載至所述微機(jī)械加速度計(jì)上，以形成高階數(shù)字閉環(huán)檢測(cè)回路。

2.根據(jù)權(quán)利要求1所述的基于FPGA的微機(jī)電混合ΣΔΜ加速度計(jì)閉環(huán)檢測(cè)電路系統(tǒng)，其特征在于：所述工作時(shí)序控制反饋開關(guān)的第二端分別與所述第一電容極板及所述第二電容極板相連接。

3.根據(jù)權(quán)利要求1所述的基于FPGA的微機(jī)電混合ΣΔΜ加速度計(jì)閉環(huán)檢測(cè)電路系統(tǒng)，其特征在于：

所述差分電荷放大器組件包括第一差分電荷放大器組件及第二差分電荷放大器組件；所述第一差分電荷放大器組件的輸入端與所述第一電容極板相連接，所述第二差分電荷放大器組件的輸入端與所述第二電容極板相連接；

所述高通濾波器包括第一高通濾波器及第二高通濾波器；所述第一高通濾波器的輸入端與所述第一差分電荷放大器組件的輸出端相連接，所述第二高通濾波器的輸入端與所述第二差分電荷放大器組件的輸出端相連接；

所述多位模數(shù)轉(zhuǎn)換器包括第一多位模數(shù)轉(zhuǎn)換器及第二多位模數(shù)轉(zhuǎn)換器；所述第一多位模數(shù)轉(zhuǎn)換器的輸入端與所述第一高通濾波器的輸出端相連接，所述第二多位模數(shù)轉(zhuǎn)換器的輸入端與所述第二高通濾波器的輸出端相連接，且所述第一多位模數(shù)轉(zhuǎn)換器及所述第二多位模數(shù)轉(zhuǎn)換器的輸出端均與所述FPGA相連接。