[發明專利]一種無運放超低溫漂的帶隙基準電路

有效

• 申請號: 201610246320.4
• 申請日: 2016-04-20
• 公開（公告）號: CN106055013B
• 公開（公告）日: 2018-01-02
• 發明（設計）人: 陳忠學;章國豪;唐杰;余凱
• 申請（專利權）人: 廣東工業大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 廣州市南鋒專利事務所有限公司44228
• 代理人: 劉媖

技術領域

本發明涉及一種帶隙基準電路。

背景技術

帶隙基準是模擬集成電路設計中不可或缺的單元模塊，它為系統提供一個恒定的直流參考電壓。其溫漂系數是衡量帶隙基準輸出量隨溫度變化的參數，對電路的性能有顯著的影響。對于高精度的電路而言，具有超低溫度系數高精度的基準源顯得尤為重要，傳統的利用齊納電壓構成的低階基準電壓源已不能滿足當前需要，且這種不利的是要求電源電壓較高。

近年來，國內外提出了多種不同的高階補償技術來改善基準電路的溫度特性，目前出現的高階補償技術包括：指數曲線補償技術、分段線性補償技術、基于電阻的高階溫度特性補償方法等，例如，Ying Cao等提出了利用動態基礎泄露補償技術進行高階補償，使基準電壓在-40～125℃范圍內溫度系數達到15ppm/℃；Gong Xiao-feng等利用不同的電阻材料進行高階溫度補償，電路的溫度變化范圍大，但產生的溫度系數很高；Leila Koushaeian等利用電流鏡和運算放大器來減小溫度系數，其溫度系數為4.7ppm/℃；

傳統的帶隙基準電路如圖1所示，其基本原理是將兩個擁有相反溫度系數的電壓以合適的權重相加，最終獲得具有零溫度系數的基準電壓。

傳統的基準電壓源的缺點在于：由于V_BE與溫度不是線性關系，傳統的帶隙基準只對V_BE的一階項進行了補償，而輸出負溫度相關性的V_BE高階項并沒有得到補償，從而導致電路的溫度特性較差，并且基準電壓難以調節，不能達到在實際中廣泛的應用。

而對于目前出現的高階補償方法大都采用運算放大器去實現，運算放大器的性能本身會隨著溫度的變化而降低。同時由于運算放大器產生的失調電壓對帶隙基準的輸出電壓帶來很大影響，因此，溫度系數依然不能降到很低。

發明內容

為了解決現有技術存在的不足，本發明的目的是提供一種無運放超低溫漂的帶隙基準電路。該電路對負溫度系數項的非線性部分進行補償，同時實現輸出基準電壓可調節，解決溫度系數較大的問題。

為實現上述目的，本發明所采用的技術方案是：

一種無運放超低溫漂的帶隙基準電路，包括正溫度系數電路、負溫度系數電路和高階補償電路,正溫度系數電路用于產生隨溫度變化正相關的電流，負溫度系數電路用于產生隨溫度變化負相關的負溫度系數電流，高階補償電路是由正負溫度系數電路串聯組成，用來補償輸出負溫度相關性VBE的高階項，使輸出具有超低溫漂的基準電壓；所述正溫度系數電路包括各自組成共源共柵對的PMOS管M1a與PMOS管M1b、NMOS管M2a與NMOS管M2b、PMOS管M3a與PMOS管M3b、PMOS管M4a與PMOS管M4b、NMOS管M5a與NMOS管M5b、NMOS管M6a與NMOS管M6b，電阻R1、電阻R2、電阻R3、電阻R4，NPN型三極管Q1、NPN型三極管Q2；PMOS管M1a的源端連接到電源VDD，PMOS管M1a的漏端與PMOS管M1b的源端連接，PMOS管M1b的漏端與電阻R1上端連接，電阻R1的另一端下端與NMOS管M2a的漏端連接，NMOS管M2a的源端與NMOS管M2b的漏端連接；PMOS管M3a的源端連接到電源VDD，PMOS管M3a的漏端與PMOS管M3b的源端連接，PMOS管M3b的漏端與電阻R2上端連接，電阻R2的另一端下端與NMOS管M5a的漏端連接，NMOS管M5a的源端與NMOS管M5b的漏端連接；PMOS管M4a的源端連接到電源VDD，PMOS管M4a的漏端與PMOS管M4b的源端連接，PMOS管M4b的漏端與電阻R3上端連接，電阻R3的另一端下端與NMOS管M6a的漏端連接，NMOS管M6a的源端與NMOS管M6b的漏端連接；M2b的源端與M6b的源端共同連接到三極管Q2的集電極上，NMOS管M5b的源端連接到NPN型三極管Q1的集電極，NPN型三極管Q1的基極與自身集電極連接，NPN型三極管Q2的基極與自身集電極連接，NPN型三極管Q2的發射極與電阻R4上端連接，NPN型三極管Q1的發射極與電阻R4的另一端下端共同連接到公共地；PMOS管M1a的柵端、PMOS管M3a的柵端、PMOS管M4a的柵端、PMOS管M7a的柵端共同連接到PMOS管M1b的漏端；PMOS管M1b的柵端、PMOS管M3b的柵端、PMOS管M4b的柵端、PMOS管M7b的柵端共同連接到NMOS管M2a的漏端；NMOS管M2a的柵端與PMOS管M3b的漏端連接，NMOS管M2b的柵端與NMOS管M5a的漏端連接；NMOS管M5a的柵端和NMOS管M6a的柵端共同與PMOS管M4b漏端連接，NMOS管M5b的柵端和NMOS管M6b的柵端共同與NMOS管M6a漏端連接；NMOS管M2b的源端與NMOS管M6b的源端連接。