[發明專利]高壓LDMOS器件及工藝方法

有效

• 申請號: 201610242892.5
• 申請日: 2016-04-19
• 公開（公告）號: CN105870188B
• 公開（公告）日: 2019-04-09
• 發明（設計）人: 王惠惠
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

本發明公開了一種高壓LDMOS器件，在P型襯底中具有N型深阱，在剖視角度上，靠近N型深阱兩側內壁處分別具有第一N型區和第二N型區，所述第二N型區為LDMOS器件的漏區；N型深阱中還具有P阱，P阱與第二N型區之間的襯底表面具有場氧，場氧下方具有P型層；所述P阱中包含有第三N型區作為LDMOS器件的源區，以及將P阱引出的第一P型區；所述P型襯底中還具有引出襯底電極的第二P型區；所述第一N型區作為寄生JFET的源區。場氧下的P型層是分為中間隔開的兩段。所述的N型深阱的底部具有間隔形成兩部分，所述間隔是由兩段N型深阱之間存在的高阻區域構成；本器件其寄生JFET的漏電流較小，有更廣泛的電壓適應范圍。本發明還公開了所述高壓LDMOS器件的工藝方法。

技術領域

本發明涉及半導體器件，特別是指一種內部存在寄生JFET的高壓LDMOS器件。本發明還涉及所述高壓LDMOS器件的工藝方法。

背景技術

目前高壓BCD工藝中，在開發高壓LDMOS的基礎上，會在終端結構上產生寄生結構，即產生寄生高壓JFET。如圖1所示，是一種常規的高壓LDMOS器件。圖中P型襯底1中包含有N型深阱2，深阱N中包含LDMOS器件的源區，即位于P阱3中的N型區5。11為LDMOS器件的漏區，10為LDMOS器件的柵極。N型區7作為寄生JFET的源區。寄生JFET與高壓LDMOS共用相同的漏端及漂移區長度。寄生JFET的柵極由高壓LDMOS的源端及襯底端寄生形成,實現JFET寄生夾斷功能。這種高壓寄生JFET結構，可以實現寄生JFET與高壓LDMOS相同的耐壓BV。

這種寄生結構的柵極由于由高壓LDMOS的P阱3寄生形成，一旦寄生JFET高壓導通時，P阱區底部存在大的集中電場，導致空穴流進入P阱，從而形成JFET柵極漏電流。

上述寄生JFET結構，JFET的柵端，隨著漏端電壓的升高，漏電流急劇變大，最終導致JFET導通燒毀，器件失效。

發明內容

本發明所要解決的技術問題是提供一種高壓LDMOS器件，具有較寬泛的電壓適應范圍。

為解決上述問題，本發明所述的高壓LDMOS器件，在P型襯底中具有N型深阱，在剖視角度上，靠近N型深阱兩側內壁處分別具有第一N型區和第二N型區，所述第二N型區為LDMOS器件的漏區；N型深阱中還具有P阱，P阱與第二N型區之間的襯底表面具有場氧，場氧下方具有P型層；所述P阱中包含有第三N型區作為LDMOS器件的源區，以及將P阱引出的第一P型區；所述P型襯底中還具有引出襯底電極的第二P型區；所述第一N型區作為寄生JFET的源區。

場氧下的所述P型層是分為兩段，中間間隔開而使兩段不連接；N型深阱的底部具有間隔形成兩部分，所述間隔是由兩段N型深阱之間存在的高阻區域構成，該高阻區域位于兩段P型層間隔區的下方，即高阻區域的位置與其上方P型層間隔區位置對應。

進一步地，所述的N型深阱底部的間隔的位置，是在保證降低寄生JFET導通電流密度，同時方便N型深阱高溫推進后仍能有效擴散接觸的前提下確定；高阻區域的寬度控制在2～12μm。

進一步地，所述的高阻區域的寬度，是根據寄生JFET電流大小具體實驗調節；高阻區域的寬度越大，則寄生JFET的漏電流越?。桓咦鑵^域的寬度越小，則寄生JFET的導通電流能力越強。

本發明所述的高壓LDMOS器件的工藝方法，其N型深阱的分段，是在N型深阱注入時，利用掩膜版N型深阱進行分段注入，然后進行高溫熱推進之后，兩段深阱逐漸融合形成；兩段深阱底部之間形成高阻區域，即形成間隔；在P型層注入時，在相應區域也對P型層進行分段注入，形成對應的兩段式的P型層。

進一步地，對P型層進行對應的分段處理，是在分段區域實現新的P/N型的配比平衡，最終保證器件整體耐壓能力不受影響；兩段P型層之間的間距在1～15μm范圍內調節。