[發明專利]具有多位時鐘門控單元的集成電路

在審

• 申請號: 201610230326.2
• 申請日: 2016-04-14
• 公開（公告）號: CN107300948A
• 公開（公告）日: 2017-10-27
• 發明（設計）人: 戈喆;杜華斌;檀苗林;王沛東
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: G06F1/10
• 分類號: G06F1/10;G06F17/50
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 秦晨

技術領域

本發明涉及集成電路，并且更特別地涉及使用多位時鐘門控單元來降低集成電路的功耗。

背景技術

功耗在諸如片上系統(SOC)之類的大集成電路(IC)中是關鍵性的，這類大的集成電路可能具有數百萬個晶體管。廣泛使用的用于降低動態功耗的技術是在集成電路的某些部分不需要操作時使用時鐘門控單元來關閉它們的時鐘。但是，時鐘門控單元自身會消耗大量的電力并且會增加集成電路的復雜度。

若能擁有可降低集成電路的時鐘樹的功耗和復雜度的方式將會是有利的。

發明內容

第一方面，本發明的一種實施例提供一種集成電路(IC)，具有用于將時鐘信號分發給所述集成電路的元件的時鐘樹且包括多位時鐘門控單元，所述多位時鐘門控單元包括：

時鐘輸入路徑；

用于接收各自的時鐘門控信號的多個門控信號輸入；

相應的多個受門控時鐘輸出，受所述各自的時鐘門控信號控制，且提供各自的受門控時鐘信號；以及

耦接于各自的門控信號輸入與所述相應的受門控時鐘輸出之間的多個門控信號路徑，

其中所述門控信號路徑在所述受門控時鐘輸出處控制所述受門控時鐘信號以選擇性地中斷所述時鐘信號對所述集成電路的所述元件的分 發。

根據第一方面所述的集成電路的一個實施方式，還包括具有下述一個或多個技術特征所構成的獨立實施例：其中所述多位時鐘門控單元具有用于接收所述時鐘信號且為所述門控信號路徑共用的至少一個時鐘緩沖器。

根據第一方面所述的集成電路的一個實施方式，還包括具有下述一個或多個技術特征所構成的獨立實施例：其中所述多位時鐘門控單元具有用于接收掃描啟用信號的掃描啟用輸入，其中當所述掃描啟用信號被斷言時，由所述各自的時鐘門控信號對所述受門控時鐘輸出的控制被覆蓋。

根據第一方面所述的集成電路的一個實施方式，還包括具有下述一個或多個技術特征所構成的獨立實施例：其中所述多位時鐘門控單元在各自的門控信號路徑中具有多個輸入門，并且其中所述輸入門接收所述掃描啟用信號和所述各自的時鐘門控信號，并且具有受所述掃描啟用信號控制的至少一個公共元件。

根據第一方面所述的集成電路的一個實施方式，還包括具有下述一個或多個技術特征所構成的獨立實施例：其中所述輸入門對所述掃描啟用信號和所述各自的時鐘門控信號執行邏輯NOR函數。

根據第一方面所述的集成電路的一個實施方式，還包括具有下述一個或多個技術特征所構成的獨立實施例：其中所述門控信號路徑包括：在所述輸入時鐘信號的一相位期間阻斷由所述時鐘門控信號對所述受門控時鐘輸出的控制的各自的開關；各自的門控信號緩沖器；以及各自的正反饋路徑，用于在所述開關阻斷由所述時鐘門控信號對所述受門控時鐘輸出的控制的相位期間保持所述門控信號緩沖器的輸出，其中所述正反饋路徑包括由所述時鐘信號控制的公共元件。

根據第一方面所述的集成電路的一個實施方式，還包括具有下述一個或多個技術特征所構成的獨立實施例：其中所述受門控時鐘輸出具有在所述各自的受門控時鐘輸出處控制所述受門控時鐘信號的多個輸出門，其中所述輸出門具有受所述時鐘信號控制的至少一個公共元件。

第二方面，本發明的一種實施例提供一種使用電子設計自動化(EDA)工具的集成電路(IC)的物理設計的方法，其中所述集成電路包括用于將輸入時鐘信號分發給所述集成電路的元件的時鐘樹，并且其中所述時鐘樹包括受時鐘門控信號控制以選擇性地中斷所述時鐘信號對所述集成電路的所述元件的分發的多個時鐘門控單元，所述方法包括：

以各自的初始時鐘輸入路徑和初始的受門控時鐘輸出路徑來限定所述時鐘門控單元的初始位置；

將所選擇的各個所述時鐘門控單元從所述初始位置移動到至少兩個所述所選的時鐘門控單元鄰接的修改后位置；以及

合并鄰接的時鐘門控單元，其中合并包括：將鄰接的時鐘門控單元替換為多位時鐘門控單元，其中所述多位時鐘門控單元具有時鐘輸入路徑、用于接收所述鄰接的時鐘門控單元的各自的時鐘門控信號的多個門控信號輸入、以及所述各自的時鐘門控信號控制的多個相應的受門控時鐘輸出路徑，并且

其中所產生的多位時鐘門控單元的所述時鐘輸入路徑的電容低于所述相應的時鐘門控單元在移動和合并之前的所述時鐘輸入路徑的總電容。