[發明專利]一種用于訪問內存的方法和裝置

有效

• 申請號: 201610225274.X
• 申請日: 2016-04-12
• 公開（公告）號: CN107291629B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 黃罡;梁文亮;吳子旭
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F12/0811
• 分類號: G06F12/0811;G06F12/0831;G06F12/0877;G06F12/0868
• 代理公司: 北京龍雙利達知識產權代理有限公司 11329
• 代理人: 毛威;時林

本發明公開了一種訪問內存的方法和裝置，能夠減少系統延遲，提高訪問效率。該方法應用于計算機系統中，該計算機系統包括至少一個核、存儲控制器MC、目標緩存和內存，各核經由第一總線與MC相連，目標緩存經由第二總線與MC相連，各核和目標緩存通過MC與內存相連，該方法包括：MC接收至少一個核中的第一核發送的第一內存訪問請求，第一內存訪問請求中攜帶有第一核請求訪問的目標數據在內存中的地址的信息；MC根據目標地址的信息，從內存中讀取目標數據；MC確定第一總線被占用；MC經由第二總線，向目標緩存發送目標數據，以將目標數據保存在目標緩存中。

技術領域

本發明涉及計算機領域，并且更具體地，涉及計算機領域中一種用于訪問內存的方法和裝置。

背景技術

在多核處理器中，采用多級存儲架構，例如包括：第一級(Level 1，簡稱“L1”)緩存、第二級(Level 2，簡稱“L2”)緩存、第三級(Level 3，簡稱“L3”)緩存。L3通過存儲控制器(Memory Controller，簡稱“MC”)與內存相連。從L1到內存，存儲容量逐漸增大，訪問時間也依次增加。在三級緩存多核架構下，每個核可以擁有獨立的L1和L2緩存，而L3緩存則是多個核心共享的。

目前，已知一種技術，將L3緩存分成多個緩存切片(例如，最后級緩存(Last LevelCache，簡稱“LLC”)切片)。在處理器中，通過環形總線連接著各個核、LLC切片、圖形處理單元(例如，圖形處理器(Graphics Processing Unit，簡稱“GPU”))和系統代理(SystemAgent，或者說系統北橋)。系統代理通過MC與內存相連。

當核無法在私有的L1和L2緩存中找到所需數據，并且在共享的L3緩存中也無法找到所需數據時，則會通過系統代理經過MC在內存中查找。但是，MC只有一個，并且MC自身的緩存空間非常小，多個核同時需要訪問內存時，就需要通過環形總線向MC發送內存訪問請求，而對內存的訪問速度比對L1、L2緩存的訪問速度慢很多，就有可能造成在短時間內發生大量訪問內存的請求。MC根據內存訪問請求從內存中讀取到的大量的數據暫存在MC的緩存空間中，需要通過環形總線發送給對應的核。

但是當環形總線處于繁忙狀態時，MC就無法及時將從內存中讀取到的數據發送給核。而MC中的緩存空間有限，大量的內存訪問請求通過MC從內存中獲取到大量的數據，使得MC的緩存空間不足以存放這么大量的數據，從而造成后續的內存訪問請求無法及時處理，導致對內存訪問的延遲。

發明內容

本申請提供一種用于訪問內存的方法和裝置，以緩解MC在環形總線繁忙時無法及時處理內存訪問請求而造成的反應延遲，提高訪問效率。

第一方面，本申請提供一種訪問內存的方法，所述方法應用于計算機系統中，所述計算機系統包括至少一個核、存儲控制器MC、目標緩存和內存，各所述核經由第一總線與所述MC相連，所述目標緩存經由第二總線與所述MC相連，所述MC與所述內存相連，所述方法包括：所述MC接收所述至少一個核中的第一核發送的第一內存訪問請求，所述第一內存訪問請求中攜帶有目標地址指示信息，所述目標地址指示信息用于指示所述第一核請求訪問的目標數據在所述內存中的地址；所述MC根據所述目標地址指示信息，從所述內存中讀取所述目標數據；當確定所述第一總線被占用時，所述MC經由所述第二總線，向所述目標緩存發送所述目標數據，以將所述目標數據保存在所述目標緩存中。其中，第一總線可以為環形總線，也可以為其他形式的用于連接各核和MC的總線。第一總線可以分成多個總線段，第一總線被占用可以理解為第一總線的部分或全部總線段處于繁忙狀態。