[發(fā)明專利]一種基于ZYNQ-7000平臺的聲納信號處理方法

在審

• 申請?zhí)枺?/td>: 201610218761.3
• 申請日: 2016-04-08
• 公開（公告）號: CN105785348A
• 公開（公告）日: 2016-07-20
• 發(fā)明（設(shè)計）人: 田翔;陳耀武;周凡;王益忠
• 申請（專利權(quán)）人: 浙江大學(xué)
• 主分類號: G01S7/539
• 分類號: G01S7/539
• 代理公司: 杭州天勤知識產(chǎn)權(quán)代理有限公司 33224
• 代理人: 劉靜靜

技術(shù)領(lǐng)域

本發(fā)明涉及聲納信號處理技術(shù)領(lǐng)域，具體涉及一種基于ZYNQ-7000 平臺的聲納信號處理方法。

背景技術(shù)

在聲納信號處理領(lǐng)域，一般利用嵌入式系統(tǒng)對實時的采樣信號進行處 理。基于聲納信號的特點，常常對系統(tǒng)的實時性、處理速度有很高要求， 因此一般的嵌入式系統(tǒng)往往采用DSP處理器或者FPGA對實時的信號進行 處理。

MVDR算法利用基陣所提供的包含聲場信息的相關(guān)矩陣，實現(xiàn)方位譜 估計，該方法利用水聲傳感器陣列獲取目標(biāo)輻射信號，估算指定方向上平 面波的聲壓大小，確定聲源的位置。

MVDR算法模塊功能上較為復(fù)雜，若單純使用FPGA進行設(shè)計實現(xiàn)， 在不優(yōu)化FPGA時序的情況下，將會耗費FPGA大量的邏輯資源；若優(yōu)化 FPGA的時序以及資源使用，則會大大提高FPGA的設(shè)計難度，并且在時序 控制上容易出錯。

ZYNQ-7000平臺在單片Soc內(nèi)集成了ARMCortex-A9雙核以及Xilinx7 系列FPGA，整個處理器的搭建以雙核處理器(PS)為核心，F(xiàn)PGA部分(PL) 用于擴展子系統(tǒng)，擁有豐富的擴展能力。ZYNQ內(nèi)部利用AXI總線能夠非 常簡便地實現(xiàn)PS與PL之間的數(shù)據(jù)交互。

在現(xiàn)有一般嵌入式信號處理系統(tǒng)靈活性差、設(shè)計復(fù)雜、結(jié)構(gòu)單一的固 定背景下，考慮在ZYNQ-7000平臺上進行MVDR算法的實現(xiàn)，以獲得更好 的聲納信號處理性能。

發(fā)明內(nèi)容

本發(fā)明公開了一種基于ZYNQ-7000平臺的聲納信號處理方法，將 MVDR測向算法的進行模塊化分割，分割后的模塊分別在平臺的雙核處理 器和FPGA中運行，解決了單純采用FPGA處理聲納信號時存在的邏輯資源 不足、設(shè)計復(fù)雜等問題，在ZYNQ-7000平臺上實現(xiàn)了MVDR測向算法。

一種基于ZYNQ-7000平臺的聲納信號處理方法，所述ZYNQ-7000平臺 包括雙核處理器和FPGA，雙核處理器和FPGA通過AXI總線協(xié)議進行數(shù)據(jù) 交互；

在進行聲納信號處理之前，對ZYNQ-7000平臺的FGPA資源進行評估， 并依據(jù)評估結(jié)果以及MVDR測向算法流程，將MVDR測向算法劃分為主體 算法和輔助算法，主體算法在FPGA上實現(xiàn)，輔助算法在雙核處理器上實 現(xiàn)；

在進行聲納信號處理時，接收聲納信號，調(diào)用主體算法和輔助算法得 到處理結(jié)果。

MVDR算法利用基陣所提供的包含聲場信息的相關(guān)矩陣，實現(xiàn)方位譜 估計。MVDR算法利用水聲傳感器陣列獲取目標(biāo)輻射信號，估算指定方向 上平面波的聲壓大小，確定聲源的位置。

ZYNQ-7000平臺在單片Soc內(nèi)集成了ARMCortex-A9雙核(即PS)以 及Xilinx7系列FPGA，整個處理器的搭建以雙核處理器(PS)為核心，F(xiàn)PGA 部分(PL)用于擴展子系統(tǒng)，擁有豐富的擴展能力。

本發(fā)明充分利用了ZYNQ-7000平臺的這種架構(gòu)特點，在PL部分實現(xiàn) MVDR測向的主體算法，在PS部分實現(xiàn)MVDR測向的輔助算法(即矩陣求 逆過程的算法)，并且利用ZNYQ提供的AXI接口實現(xiàn)PL與PS之間的數(shù)據(jù) 交互，充分利用了ZYNQ平臺的軟硬件計算資源。

作為優(yōu)選，對ZYNQ-7000平臺的FGPA資源進行評估時，針對FPGA中 的可配置邏輯塊(CLB)資源、乘法器資源以及DSP處理單元(DSPslice) 資源進行評估。

根據(jù)MVDR算法的計算復(fù)雜度，將聲納信號的處理任務(wù)劃分為主體算 法和輔助算法，每個算法均包括輸入和輸出。

作為優(yōu)選，所述輔助算法包括：對聲納信號的傅里葉變換結(jié)果S_w求逆， 得到S_w的逆矩陣S_w^*，構(gòu)造矩陣R＝S_w^*×S_w，并求解矩陣R的逆矩陣。即PS 部分主要實現(xiàn)矩陣R的生成以及矩陣R的逆矩陣求解。

除了輔助算法，MVDR算法的其余部分均為主體算法，均由FPGA完 成，因此，在FPGA上主要完成：聲納數(shù)據(jù)緩存，快速傅里葉變換計算， 傅里葉計算結(jié)果發(fā)送，接收雙核處理器的逆矩陣結(jié)果，MVDR的權(quán)向量求 取，行列向量的相乘以及累加計算。