[發明專利]一種上電復位電路

有效

• 申請號: 201610216863.1
• 申請日: 2016-04-08
• 公開（公告）號: CN105811941B
• 公開（公告）日: 2017-05-17
• 發明（設計）人: 楊瑞聰;林桂江;廖建平;楊鳳炳;任連峰;劉玉山;沈濱旭
• 申請（專利權）人: 廈門新頁微電子技術有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 北京元中知識產權代理有限責任公司11223
• 代理人: 張則武

1.上電復位電路，其特征在于：包括順次電性連接的偏置電流產生模塊、上電復位模塊及反饋鎖存模塊；

所述偏置電流產生模塊用于產生偏置電流；上電復位模塊用于產生上電復位電壓信號，其中，上電復位模塊包括兩個串聯開關，通過控制兩個串聯開關的閉合或斷開，來調整偏置電流產生模塊產生的偏置電流，進而調整上電復位時間；

所述反饋鎖存模塊用于將上電復位模塊產生的上電復位電壓信號進行鎖存，從而抑制上電階段電源電壓在反相器輸入電壓V_IL～V_IH之間的抖動，避免輸出的上電復位電壓信號出現跳變的情況；

所述上電復位模塊包括第三PMOS管P2、第四PMOS管P3、第五PMOS管P4、第六PMOS管P5、第一開關K0、第二開關K1、第三NMOS管N2、第一電容C0及第二電容C1；所述第三PMOS管P2的源極連接電源電壓，第三PMOS管P2的柵極與第一PMOS管P0的柵極、第二PMOS管P1的柵極、第四PMOS管P3的柵極及第五PMOS管P4的柵極連接，第三PMOS管P2的漏極與第四PMOS管P3的源極連接，第四PMOS管P3的漏極與源極通過第一開關K0連接，第四PMOS管P3的漏極與第五PMOS管P4的源極連接，第五PMOS管P4的漏極與源極通過第二開關K1連接，第五PMOS管P4的漏極與第一電容C0的上極板及第三NMOS管N2的柵極連接，第一電容C0的下極板接地，第六PMOS管P5的源極連接電源電壓，第六PMOS管P5的柵極與第三PMOS管P2的柵極、第一PMOS管P0的柵極及第二PMOS管P1的柵極連接，第六PMOS管P5的漏極與第三NMOS管N2的漏極及第二電容C1的下極板連接，第三NMOS管N2的柵極與第五PMOS管P4的漏極及第一電容C0的上極板連接，第三NMOS管N2的源極接地，所述第二電容C1的上極板連接電源電壓，第二電容C1的下極板與第六PMOS管P5的漏極及第三NMOS管N2的漏極連接。

2.根據權利要求1所述的上電復位電路，其特征在于：所述反饋鎖存模塊還包括兩個NMOS管串聯組成的反饋支路。

3.根據權利要求1或2所述的上電復位電路，其特征在于：所述偏置電流產生模塊包括第一PMOS管P0、第二PMOS管P1、第一NMOS管N0、第二NMOS管N1及電阻R0；所述第一PMOS管P0的源極連接電源電壓，第一PMOS管P0的柵極與漏極相連，第一PMOS管P0的柵極與第二PMOS管P1的柵極連接，第一PMOS管P0的漏極與電阻R0的輸入端連接，電阻R0的輸出端與第一NMOS管N0的漏極連接，第一NMOS管N0的柵極連接電源電壓，第一NMOS管N0的源極接地，所述第二PMOS管P1的源極連接電源電壓，第二PMOS管P1的柵極與第一PMOS管P0的柵極連接，第二PMOS管P1的漏極所第二NMOS管N1的漏極連接，第二NMOS管N1的漏極與柵極相連，第二NMOS管N1的源極接地。