[發明專利]半導體整流元件的封裝結構及封裝方法

在審

• 申請號: 201610215020.X
• 申請日: 2016-04-07
• 公開（公告）號: CN105655262A
• 公開（公告）日: 2016-06-08
• 發明（設計）人: 馬抗震;哈鳴;劉欣倫;谷春壘
• 申請（專利權）人: 禾邦電子（中國）有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/498
• 代理公司: 蘇州威世朋知識產權代理事務所(普通合伙) 32235
• 代理人: 楊林潔

技術領域

本發明屬于半導體封裝技術領域，具體涉及一種半導體整流元件的封裝結構及封 裝方法。

背景技術

傳統半導體芯片是以導線架(LeadFrame)作為芯片承載件以形成一半導體封裝 件。該導線架包括一芯片座及形成在該芯片座周圍的多條管腳，待半導體芯片粘接至芯片 座上并以焊線電性連接該芯片與管腳后，經由一封裝樹脂包覆該芯片、芯片座、焊線以及管 腳的內段，從而形成該具導線架的半導體封裝件。

以導線架作為芯片承載件的半導體封件的形態及種類繁多，如QFP半導體封裝件 (QuadFlatPackage)、QFN(Quad-FlatNon-leaded)半導體封裝件、SOP半導體封裝件 (SmallOutlinePackage)或DIP半導體封裝件(Dualin-linePackage)等，為提高半導體 封裝件的散熱效率與兼顧芯片尺寸封裝(ChipScalePackage，CSP)的小尺寸要求，目前多 以芯片座底部外露的QFN半導體封裝件或露墊式(ExposedPad)半導體封裝件為封裝主流。

然而以導線架封裝半導體整流元件的封裝結構，其封裝材料與導線架部分容易脫 離使得封裝材料松動，工藝可靠性較低，成本較高；另外，以導線架封裝的封裝結構無法實 現功能模塊化，集成度較低，很難用于微型器件中。

發明內容

本發明的目的在于提供一種半導體整流元件的封裝結構及封裝方法，其封裝結構 可靠性高、成本低，能夠實現封裝結構的微型化。

為了實現上述目的，本發明實施例提供的技術方案如下：

一種半導體整流元件的封裝結構，所述封裝結構包括：

芯片單元，包括若干用于進行整流的整流芯片；

導體單元，包括位于芯片單元下方且與芯片單元電性連接的第一線路層、位于芯片單 元上方且與芯片單元電性連接的第二線路層、以及電性連接第一線路層和第二線路層的導 電柱；

絕緣單元，包括包覆第一線路層的第一絕緣層、包覆第二線路層的第二絕緣層、以及填 充于第一絕緣層和第二絕緣層之間未被芯片單元和導體單元占據的第三絕緣層。

作為本發明的進一步改進，所述整流芯片為整流二極管。

作為本發明的進一步改進，作為本發明的進一步改進，芯片單元還包括若干用于 保護整流芯片的保護芯片。

作為本發明的進一步改進，所述保護芯片包括輸入端雙向瞬態抑制管和/或輸出 端雙向瞬態抑制管。

作為本發明的進一步改進，所述封裝結構包括多個陣列排布的導電柱，至少部分 導電柱電性與第一線路層和第二線路層電性連接。

作為本發明的進一步改進，所述第一線路層包括若干分離設置的第一線路，第二 線路層包括若干分離設置的第二線路，每個第一線路與且僅與一個導電柱電性連接，每個 第二線路與且僅與一個導電柱電性連接。

作為本發明的進一步改進，所述導電柱貫穿第一絕緣層和第二絕緣層設置，所述 導體單元還包括設于第一絕緣層或第二絕緣層的表面且與導電柱電性連接的焊接部。

相應地，一種半導體整流元件的封裝方法，所述封裝方法包括：

提供第一導電層，在第一導電層上焊接芯片單元，并在芯片單元上焊接第二導電層；

在第一導電層和第二導電層之間灌膠，形成第三絕緣層；

對第一導電層和第二導電層分別進行蝕刻，形成第一線路層和第二線路層；

在第一線路層和第二線路層表面分別封裝形成第一絕緣層和第二絕緣層；

制作貫穿第一絕緣層和第二絕緣層的通孔，并在通孔內形成電性導通第一線路層和第 二線路層的導電柱。

作為本發明的進一步改進，所述封裝方法還包括：

在第一絕緣層或第二絕緣層表面制作與導電柱電性連接的焊接部。

作為本發明的進一步改進，所述第一線路層和第二線路層為銅箔，芯片單元與第 一線路層或第二線路層通過焊料進行焊接。

與現有技術相比，本發明具有以下有益效果：

使用線路層替代傳統封裝結構中的導線架，封裝結構可靠性高、成本低，且封裝方法簡 單，易于生產制造；

封裝結構實現了器件功能模塊化，且能夠實現封裝結構的微型化。

附圖說明

圖1是本發明一具體實施方式中半導體整流元件的封裝結構的立體結構示意圖；