[發(fā)明專利]用于金屬布線的自對準雙重圖案化工藝

有效

• 申請?zhí)枺?/td>: 201610211455.7
• 申請日: 2016-04-06
• 公開（公告）號: CN106057654B
• 公開（公告）日: 2018-01-23
• 發(fā)明（設(shè)計）人: 袁磊;桂宗郁;H·J·萊文森
• 申請（專利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/768
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司11314
• 代理人: 程偉,王錦陽

技術(shù)領(lǐng)域

本揭露涉及半導(dǎo)體裝置的制造，尤其涉及用以在導(dǎo)電線之間形成金屬布線的自對準雙重圖案化(self-aligned double patterning；SADP)工藝。本揭露尤其適用于7納米(nm)技術(shù)節(jié)點及以下的裝置。

背景技術(shù)

光刻是制造集成電路中所使用的基本工藝。總的來說，光刻包括在材料層或襯底(substrate)上方形成光或輻射敏感材料層，例如光阻。將該輻射敏感材料選擇性暴露于由光源(例如深紫外或極紫外源)產(chǎn)生的光，以將由掩膜定義的圖案轉(zhuǎn)移至該輻射敏感材料。該輻射敏感材料的暴露層經(jīng)顯影以定義圖案化掩膜層。接著，通過該圖案化掩膜層在該下方材料層或襯底上可執(zhí)行各種的工藝操作，例如蝕刻或離子注入工藝。

集成電路制造的目的是在集成電路產(chǎn)品上忠實地復(fù)制原始的電路設(shè)計。歷史上，集成電路產(chǎn)品中所使用的特征尺寸及間距使得通過使用單個圖案化光阻掩膜層可形成想要的圖案。不過，近年來，裝置尺寸及間距已縮小至現(xiàn)有的光刻工具(例如193納米波長浸沒式光刻工具)無法形成具有總體目標圖案的所有特征的單個圖案化掩膜層的程度。相應(yīng)地，設(shè)計人員已采取包括執(zhí)行多次曝光以在材料層上定義單個目標圖案的技術(shù)。一種這樣的技術(shù)通常被稱為多重圖案化，例如雙重圖案化。一般來說，雙重圖案化是一種曝光方法，其包括將密集的總體目標電路圖案分為(也就是劃分或分離)兩個獨立的較不密集圖案。接著，通過使用兩個獨立的掩膜(其中，該掩膜的其中一個用以對該較不密集圖案的其中一個成像，且另一個掩膜用以對另一個較不密集圖案成像)，將該簡單的較不密集圖案獨立印刷于晶圓上。此技術(shù)有效降低光刻工藝的復(fù)雜性，提高可達到的分辨率并能夠印刷更小的特征，否則的話，使用現(xiàn)有的光刻工具是不可能的。光刻-蝕刻-光刻-蝕刻(litho-etch-litho-etch；LELE)是一種這樣的多重圖案化技術(shù)。如圖1A中所示，圖案無法通過單個掩膜形成，而是被分成兩個圖案101及103。向各個圖案分配不同的顏色，其中，在各種的顏色內(nèi)都滿足設(shè)計規(guī)則。不過，LELE需要在該兩個掩膜之間仔細對準。

業(yè)界已開發(fā)SADP工藝來克服對準問題。對于SADP，在襯底上形成芯軸(mandrel)圖案，在該芯軸的側(cè)表面上沉積間隙壁(spacer)材料，以及移除該芯軸。可使用塊體掩膜來隔離將不被蝕刻的部分。由該間隙壁形成的最終圖案具有兩倍于該芯軸圖案的元件。因此，由于使用SADP工藝時可能實現(xiàn)更好的套刻(overlay)控制，因此SADP是制造下一代裝置(尤其是此類下一代裝置上的金屬布線)的具有吸引力的解決方案。常常將由芯軸圖案定義的金屬線叫作芯軸金屬，而將其它金屬線叫作非芯軸金屬。常常通過兩種顏色的金屬線來表示芯軸金屬與非芯軸金屬。在SADP技術(shù)中，兩種顏色的金屬線總是通過間隙壁材料或塊體掩膜隔開，以使它們不會重疊。換句話說，金屬縫合(metal stitching)在傳統(tǒng)SADP技術(shù)中是不可能的。

在布局及布線技術(shù)中，連接兩個毗鄰單元的金屬線的金屬短截線(stub)布線是提升金屬布線效率及芯片尺寸縮小以及電路性能的有效技術(shù)。在雙重圖案化技術(shù)中，例如20納米設(shè)計的LELE，或者三重圖案化中，例如10納米設(shè)計的LELELE，由圖1C中的圖案107、109、111表示，金屬短截線布線需要縫合線來解決相鄰線之間的顏色沖突。不過，7納米設(shè)計需要SADP技術(shù)，但金屬短截線布線不是SADP技術(shù)的可選項，因為SADP工藝中不允許縫合。

因此，需要能夠在相鄰金屬線之間形成金屬短截線布線的SADP方法。

發(fā)明內(nèi)容

本揭露的一個態(tài)樣是通過使用SADP技術(shù)能夠形成金屬短截線布線，以提升布線效率、芯片尺寸縮小以及電路性能。

本揭露的額外態(tài)樣以及其它特征將在下面的說明中闡述，且本領(lǐng)域的普通技術(shù)人員在檢查下文以后，將在某種程度上清楚該些額外態(tài)樣以及其它特征，或者該些額外態(tài)樣以及其它特征可自本揭露的實施中獲知。本揭露的優(yōu)點可如所附權(quán)利要求中所特別指出的那樣來實現(xiàn)和獲得。