[發明專利]一種射頻電路收發結構及其設計方法

有效

• 申請號: 201610206603.6
• 申請日: 2016-04-05
• 公開（公告）號: CN107294558B
• 公開（公告）日: 2019-08-02
• 發明（設計）人: 閆新遠
• 申請（專利權）人: 宇龍計算機通信科技(深圳)有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40
• 代理公司: 工業和信息化部電子專利中心 11010
• 代理人: 梁軍

本發明公開了一種射頻電路收發結構及其設計方法，其中，該設法方法包括：在射頻電路PCB上的PMU和收發器中間預留固定位置；在所述PCB初成型后，在所述預留固定位置設置時鐘信號的接收器件；其中，所述時鐘信號的接收器件的種類根據干擾信號的存在情況確定。本發明在射頻電路PCB上的PMU和收發器中間預留固定位置，該固定位置可以在PCB初成型后設置時鐘信號的接收器件，這樣，就可以根據是否存在干擾情況來確定在該預留固定位置設置何種器件，該方法實現簡單，無需將PCB成品返廠改板，解決了現有技術的問題。

技術領域

本發明涉及移動通訊領域，特別是涉及一種射頻電路收發結構及其設計方法。

背景技術

在現有射頻電路工作時，對于收發器(通常稱為WTR或Transceiver)接收到的時鐘信號，通常情況下會被其他信號干擾。

目前，對于射頻部分的時鐘信號存在干擾的問題，通常存在以下幾種解決方式：

(1)查找干擾源，消除雜散干擾源；(2)切斷干擾源的傳播路徑。

一旦出現時鐘信號被干擾，如果采用(1)和(2)方案涉及PCB改板，現有的回板周期8-10天，增加了研發周期，延緩了產品上市時間，且操作較為復雜，投入成本較高；且由于現有的手機PCB(Printed Circuit Board，印制電路板)空間有限，改動一個單元模塊有可能影響到其他業務單元的性能，增加了不可管控的風險。

發明內容

本發明提供了一種射頻電路收發結構及其設計方法，以至少解決現有技術中，射頻電路收發器在接收時鐘信號時，會存在其他信號帶來的干擾，該問題只能通過將成品PCB返廠改板來解決，過程復雜且耗時較長，存在較大的改板風險的問題。

一方面，本發明提供一種射頻電路收發結構的設計方法，包括：在射頻電路PCB上的PMU(Phasor Measurement Unit，電源管理單元)和收發器中間預留固定位置；在所述PCB初成型后，在所述預留固定位置設置時鐘信號的接收器件；其中，所述時鐘信號的接收器件的種類根據干擾信號的存在情況確定。

進一步，在存在所述干擾信號的情況下，所述時鐘信號的接收器件設置為帶通濾波器。

進一步，在不存在所述干擾信號的情況下，所述時鐘信號的接收器件設置為偶數個電阻值均為0歐姆的電阻，其中，每兩個電阻為一組，每組的兩個電阻PIN腳重疊放置，以防止輻射信號。

進一步，根據所述預留固定位置的大小確定所述電阻的設置個數。

另一方面，本發明還提供了一種射頻電路的收發結構，包括：PMU、收發器、時鐘信號接收器件；其中，所述PMU和所述收發器耦合，時鐘信號接收器件與所述PMU和所述收發器均耦合，其中，所述時鐘信號接收器件包括：每個電阻值均為0歐姆的偶數個電阻，或者，帶通濾波器。

另一方面，本發明還提供了一種射頻電路，包括：功放處理器、信號處理器、開關、天線以及上述的射頻電路的收發結構；其中，所述射頻電路的收發結構中的收發器的基帶發送端口連接所述功放處理器的一端，所述功放處理器的另一端與所述信號處理器的一端連接，所述信號處理器的另一端通過所述開關連接至所述天線。

進一步，還包括：所述射頻電路的收發結構中的收發器的基帶接收端口與一個信號處理器的一端連接，所述信號處理器的另一端通過所述開關連接至所述天線。

進一步，所述信號處理器包括以下之一：雙工器，濾波器。

進一步，所述功放處理器包括：放大器。