[發明專利]半導體結構及其制造方法

在審

• 申請號: 201610206428.0
• 申請日: 2016-04-05
• 公開（公告）號: CN107293488A
• 公開（公告）日: 2017-10-24
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L21/28;H01L29/423
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 高靜,吳敏

技術領域

本發明涉及半導體領域，尤其涉及一種半導體結構及其制造方法。

背景技術

在半導體制造中，隨著超大規模集成電路的發展趨勢，集成電路特征尺寸持續減小。為了適應特征尺寸的減小，MOSFET場效應管的溝道長度也相應不斷縮短。然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，因此柵極對溝道的控制能力隨之變差，柵極電壓夾斷(pinch off)溝道的難度也越來越大，使得亞閾值漏電(subthreshold leakage)現象，即所謂的短溝道效應(SCE：short-channel effects)更容易發生。

因此，為了更好的適應特征尺寸的減小，半導體工藝逐漸開始從平面MOSFET晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應管(FinFET)。FinFET中，柵至少可以從兩側對超薄體(鰭部)進行控制，具有比平面MOSFET器件強得多的柵對溝道的控制能力，能夠很好的抑制短溝道效應；且FinFET相對于其他器件，具有更好的現有的集成電路制作技術的兼容性。

鰭式場效應管按照功能區分主要分為核心(Core)器件和周邊(I/O)器件(或稱為輸入/輸出器件)。按照鰭式場效應管的電性類型區分，核心器件可分為核心NMOS器件和核心PMOS器件，周邊器件可分為周邊NMOS器件和周邊PMOS器件。

通常情況下，周邊器件的工作電壓比核心器件的工作電壓大的多。為防止電擊穿等問題，當器件的工作電壓越大時，要求器件的柵介質層的厚度越厚，因此，周邊器件的柵介質層的厚度通常大于核心器件的柵介質層的厚度。

但是，現有技術形成的半導體器件的電學性能較差。

發明內容

本發明解決的問題是提供一種半導體結構及其制造方法，提高半導體器 件的電學性能。

為解決上述問題，本發明提供一種半導體結構的制造方法。包括如下步驟：形成半導體基底，所述半導體基底包括襯底，以及凸出于所述襯底的鰭部，所述襯底包括第一區域和第二區域；在所述第一區域的鰭部表面形成第一偽柵結構并在所述第二區域的鰭部表面形成第二偽柵結構，其中，所述第一偽柵結構包括柵氧化層和第一偽柵電極層，所述第二偽柵結構包括偽柵氧化層和第二偽柵電極層；在所述半導體基底表面形成介質層，所述介質層與所述第一偽柵結構和第二偽柵結構齊平并露出所述第一偽柵電極層和第二偽柵電極層；去除所述第一偽柵電極層，在所述介質層內形成第一開口；在所述第一開口側壁形成補償側墻；去除所述第二偽柵結構，在所述介質層內形成第二開口；在所述柵氧化層表面、補償側墻的側壁以及第二開口的底部和側壁上形成柵介質層；在所述第一開口和第二開口中填充金屬層。

與現有技術相比，本發明的技術方案具有以下優點：

通過刻蝕工藝形成第一偽柵結構后，所述柵氧化層作為后續形成的第一柵極結構的一部分，但所述刻蝕工藝容易對所述柵氧化層造成損傷，且損傷區域接近器件的溝道邊緣區，因此本發明在去除第一偽柵電極層后，在第一開口側壁形成補償側墻，形成器件后，受損傷的柵氧化層被所述補償側墻覆蓋，即受損傷的柵氧化層并非溝道區上方的有效柵氧化層，從而可以避免受損傷的柵氧化層對半導體器件的電學性能的影響，進而提高半導體器件的電學性能。

可選方案中，所述第一偽柵結構還包括位于所述柵氧化層和第一偽柵電極層之間的第一阻擋層，所述第一阻擋層用于作為形成所述補償側墻的刻蝕停止層，從而可以避免形成所述補償側墻的刻蝕工藝對所述柵氧化層造成損傷，進而避免對半導體器件的電學性能造成不良影響。

附圖說明

圖1至圖5是現有技術半導體結構的制造方法各步驟對應的結構示意圖；

圖6至圖19是本發明半導體結構的制造方法一實施例中各步驟對應結構示意圖。

具體實施方式

現有技術的半導體器件的電性能較差，結合半導體結構制造方法分析其原因。參考圖1至圖5，示出了現有技術半導體結構的制造方法各步驟對應的結構示意圖。所述半導體結構的制造方法包括以下步驟：

參考圖1，形成半導體基底，所述半導體基底包括襯底100、凸出于所述襯底100的鰭部；所述襯底100包括第一區域Ⅰ和第二區域Ⅱ，凸出于所述第一區域Ⅰ襯底100的鰭部為第一鰭部110，凸出于所述第二區域Ⅱ襯底100的鰭部為第二鰭部120。所述第一區域Ⅰ用于形成周邊器件，所述第二區域Ⅱ用于形成核心器件。