[發明專利]一種基于并行多通道結構的eMMC控制器

在審

• 申請號: 201610203037.3
• 申請日: 2016-04-05
• 公開（公告）號: CN105788636A
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 劉奇浩;孫曉寧;楊萌;劉大銪;王運哲;劉尚
• 申請（專利權）人: 山東華芯半導體有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 濟南泉城專利商標事務所 37218
• 代理人: 劉艷艷

1.一種基于并行多通道結構的eMMC控制器，其特征在于，包括ahb總線配置寄存器模塊 ahb_rgf、至少2個ahb總線數據傳輸模塊ahb_mst以及與ahb_mst數量相等的單通道控制模 塊Channel；

所述ahb_rgf通過系統總線Systembus與驅動軟件Software相連接，CPU將Software中 對eMMC控制器的操作通過ahb_rgf對通道傳輸模式、傳輸命令、傳輸單位、傳輸量進行配置；

所述每個ahb_mst通過系統總線Systembus與存儲器memory相連接，ahb_mst負責完成 eMMC控制器內部與系統總線Systembus之間數據的讀和寫操作；

所述每個Channel的一端與ahb_rgf以及相對應的ahb_mst連接、另一端與相對應的外 部eMMC器件連接，所述eMMC器件與Channel的數量相等，Channel負責完成命令信息、數據信 息的協議格式的封裝與拆解，完成eMMC控制器與eMMC器件之間的命令和數據交互。

2.根據權利要求1所述的eMMC控制器，其特征在于，所述ahb_mst、Channel和eMMC器件 均為4個，ahb_mst包括ahb_mst0、ahb_mst1、ahb_mst2和ahb_mst3，Channel包括 Channel0、Channel1、Channel2和Channel3，eMMC器件包括eMMC0、eMMC1、eMMC2和 eMMC3；ahb_rgf的一端連接于Systembus上、另一端與Channel0、Channel1、Channel2 和Channel3的一端分別連接，Channel0、Channel1、Channel2和Channel3的一端還分 別與ahb_mst0、ahb_mst1、ahb_mst2和ahb_mst3的一端對應連接，ahb_mst0、ahb_mst 1、ahb_mst2和ahb_mst3的另一端分別連接于Systembus上，Channel0、Channel1、 Channel2和Channel3的另一端分別與eMMC0、eMMC1、eMMC2和eMMC3對應連接。

3.根據權利要求2所述的eMMC控制器，其特征在于，當操作模式為單通道傳輸時，eMMC 控制器內邏輯地址0與eMMC器件物理存儲地址0相對應，eMMC控制器內邏輯地址1與eMMC器 件物理存儲地址1相對應，eMMC控制器內邏輯地址2與eMMC器件物理存儲地址2相對應，eMMC 控制器內邏輯地址3與eMMC器件物理存儲地址3相對應；假設四個通道同時使能，且每個通 道掛接4個eMMC器件，則四個通道分別對應P0、P1、P2、P3四個區，所述P0區包括eMMC0_0、 eMMC0_1、eMMC0_2和eMMC0_3，P1區包括eMMC1_0、eMMC1_1、eMMC1_2和eMMC1_3，P2區 包括eMMC2_0、eMMC2_1、eMMC2_2和eMMC2_3，P3區包括eMMC3_0、eMMC3_1、eMMC3_2和 eMMC3_3，按照順序累加的方式完成存儲容量的擴展。

4.根據權利要求2所述的eMMC控制器，其特征在于，當操作模式為多通道傳輸時，eMMC 控制器內邏輯地址0與eMMC器件0_0物理存儲地址0相對應，eMMC控制器內邏輯地址1與eMMC 器件1_0物理存儲地址0相對應，eMMC控制器內邏輯地址2與eMMC器件2_0物理存儲地址0相 對應，eMMC控制器內邏輯地址3與eMMC器件3_0物理存儲地址0相對應；假設四個通道同時使 能，且每個通道掛接4個eMMC器件，則四個通道分別對應P0、P1、P2、P3四個區，所述P0區包括 eMMC0_0、eMMC1_0、eMMC2_0和eMMC3_0，P1區包括eMMC0_1、eMMC1_1、eMMC2_1和eMMC 3_1，P2區包括eMMC0_2、eMMC1_2、eMMC2_2和eMMC3_2，P3區包括eMMC0_3、eMMC1_3、 eMMC2_3和eMMC3_3，按照通道數量×4的方式完成存儲容量的擴展。