[發(fā)明專利]基準(zhǔn)電流獲取電路、只讀存儲器及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 201610192132.8
• 申請日: 2016-03-30
• 公開（公告）號: CN107293327B
• 公開（公告）日: 2020-06-09
• 發(fā)明（設(shè)計）人: 侯海華;李智;姜敏
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: G11C16/30
• 分類號: G11C16/30;G11C16/10
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 張振軍;吳敏

1.一種基準(zhǔn)電流獲取電路，其特征在于，包括：

電流鏡電路，適于根據(jù)參考電流輸出基準(zhǔn)電流，所述電流鏡電路包括至少一個電流輸入支路和至少一個電流輸出支路，所述至少一個電流輸入支路和所述至少一個電流輸出支路在參考節(jié)點連接；

開關(guān)電路，所述開關(guān)電路的第一端輸入有所述參考電流，所述開關(guān)電路的第二端連接所述至少一個電流輸入支路，所述開關(guān)電路的控制端輸入有片選信號，所述片選信號控制所述參考電流流入所述至少一個電流輸入支路；

下拉電路，連接所述參考節(jié)點，適于為所述參考節(jié)點提供對地的放電通路；

脈沖生成電路，適于根據(jù)所述片選信號產(chǎn)生控制所述下拉電路的控制脈沖信號，以控制所述放電通路在上電預(yù)設(shè)時間內(nèi)由所述片選信號的邊沿觸發(fā)而導(dǎo)通，并控制所述放電通路在上電預(yù)設(shè)時間后始終保持關(guān)斷；

所述脈沖生成電路包括：

第一脈沖生成單元，適于生成第一脈沖信號，所述第一脈沖信號在上電時為第一邏輯電平，并在上電預(yù)設(shè)時間后翻轉(zhuǎn)為不同于所述第一邏輯電平的第二邏輯電平并保持不變；

第二脈沖生成單元，適于對所述片選信號進行邊沿檢測以生成第二脈沖信號；

邏輯單元，適于對所述第一脈沖信號與所述第二脈沖信號進行邏輯運算，以輸出所述控制脈沖信號。

2.如權(quán)利要求1所述的基準(zhǔn)電流獲取電路，其特征在于，所述第一脈沖生成單元包括：

充電電路，具有充電節(jié)點，在上電時向所述充電節(jié)點充電，所述充電節(jié)點作為所述充電電路的輸出端；

鎖存電路，適于對所述充電節(jié)點的電平進行鎖存；

邏輯電路，適于對所述鎖存電路輸出端輸出的電平進行邏輯運算，以輸出所述第一脈沖信號。

3.如權(quán)利要求2所述的基準(zhǔn)電流獲取電路，其特征在于，所述充電電路包括：

開關(guān)單元，所述開關(guān)單元的第一端連接電源，所述開關(guān)單元在上電時導(dǎo)通；

第一電容，所述第一電容的第一端連接所述開關(guān)單元的第二端并連接所述充電節(jié)點，所述第一電容的第二端接地。

4.如權(quán)利要求3所述的基準(zhǔn)電流獲取電路，其特征在于，所述開關(guān)單元包括第一NMOS晶體管，所述第一NMOS晶體管的柵極連接電源，所述第一NMOS晶體管的漏極和源極分別連接所述開關(guān)單元的第一端和第二端。

5.如權(quán)利要求2所述的基準(zhǔn)電流獲取電路，其特征在于，所述鎖存電路包括：第一反相器和第二反相器，其中，所述第一反相器的輸出端連接所述第二反相器的輸入端并連接所述充電節(jié)點，所述第一反相器的輸入端連接所述第二反相器的輸出端并作為所述鎖存電路的輸出端。

6.如權(quán)利要求5所述的基準(zhǔn)電流獲取電路，其特征在于，所述第一脈沖生成單元還包括：第二電容，所述第二電容的第一端和第二端分別連接電源和所述鎖存電路的輸出端。

7.如權(quán)利要求2所述的基準(zhǔn)電流獲取電路，其特征在于，所述邏輯電路包括奇數(shù)個級聯(lián)的反相器。

8.如權(quán)利要求7所述的基準(zhǔn)電流獲取電路，其特征在于，所述邏輯電路包括三個級聯(lián)的反相器，分別為級聯(lián)的第三反相器、第四反相器和第五反相器；

所述第一脈沖生成單元還包括：第三電容，所述第三電容的第一端和第二端分別連接所述第三反相器的輸出端和地。

9.如權(quán)利要求1所述的基準(zhǔn)電流獲取電路，其特征在于，所述第二脈沖生成單元包括：

第六反相器，輸入有所述片選信號，輸出第三脈沖信號；

延遲電路，用于對所述第三脈沖信號進行延遲，以輸出第四脈沖信號；

與非門電路，所述與非門電路的第一輸入端和第二輸入端分別輸入所述第三脈沖信號和第四脈沖信號，所述與非門電路的輸出端輸出所述第二脈沖信號；

其中，所述延遲電路包括奇數(shù)個級聯(lián)的反相器。

10.如權(quán)利要求1所述的基準(zhǔn)電流獲取電路，其特征在于，所述邏輯單元包括或非門，所述或非門的第一輸入端和第二輸入端分別輸入有所述第一脈沖信號和第二脈沖信號，所述或非門的輸出端輸出所述控制脈沖信號。