[發(fā)明專利]移位寄存器及其驅(qū)動(dòng)方法、驅(qū)動(dòng)電路和顯示裝置

有效

• 申請?zhí)枺?/td>: 201610191328.5
• 申請日: 2016-03-30
• 公開（公告）號(hào): CN105654905B
• 公開（公告）日: 2018-01-26
• 發(fā)明（設(shè)計(jì)）人: 馬占潔
• 申請（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司
• 主分類號(hào): G09G3/3225
• 分類號(hào): G09G3/3225;G11C19/28
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司11112
• 代理人: 汪源,陳源

技術(shù)領(lǐng)域

本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器及其驅(qū)動(dòng)方法、驅(qū)動(dòng)電路和顯示裝置。

背景技術(shù)

隨著有源矩陣有機(jī)發(fā)光二極體(Active-Matrix Organic Light Emitting Diode，AMOLED)技術(shù)的不斷發(fā)展，通過控制發(fā)光占空比的方式調(diào)制有源矩陣有機(jī)發(fā)光二極體亮度的技術(shù)日趨成熟。現(xiàn)有技術(shù)將發(fā)光控制移位寄存器整合至掃描控制移位寄存器的結(jié)構(gòu)之中，導(dǎo)致時(shí)鐘信號(hào)的數(shù)量增加，從而降低了驅(qū)動(dòng)效率，提高了產(chǎn)品成本。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明提供一種移位寄存器及其驅(qū)動(dòng)方法、驅(qū)動(dòng)電路和顯示裝置，用于解決現(xiàn)有技術(shù)將發(fā)光控制移位寄存器整合至掃描控制移位寄存器的結(jié)構(gòu)之中，導(dǎo)致時(shí)鐘信號(hào)的數(shù)量增加的問題。

為此，本發(fā)明提供一種移位寄存器，包括：

上拉單元，分別與第一輸入端、第一信號(hào)端、第一電壓端、下拉節(jié)點(diǎn)以及上拉節(jié)點(diǎn)連接，用于根據(jù)所述第一輸入端、所述第一電壓端和所述第一信號(hào)端的輸入信號(hào)以及所述下拉節(jié)點(diǎn)的電位控制所述上拉節(jié)點(diǎn)的電位；

下拉單元，分別與第二輸入端、第二電壓端、第一電壓端、上拉節(jié)點(diǎn)以及下拉節(jié)點(diǎn)連接，用于根據(jù)所述第二輸入端、所述第二電壓端、所述第一電壓端的輸入信號(hào)和所述上拉節(jié)點(diǎn)的電位控制所述下拉節(jié)點(diǎn)的電位；

輸出單元，分別與第一電壓端、第二信號(hào)端、輸出端、下拉節(jié)點(diǎn)以及上拉節(jié)點(diǎn)連接，用于根據(jù)所述第一電壓端、第二信號(hào)端的輸入信號(hào)以及所述下拉節(jié)點(diǎn)和所述上拉節(jié)點(diǎn)的電位控制所述輸出端的輸出信號(hào)。

可選的，所述輸出單元包括：

第一輸出模塊，分別與第一電壓端、輸出端以及下拉節(jié)點(diǎn)連接，用于根據(jù)所述第一電壓端的輸入信號(hào)和所述下拉節(jié)點(diǎn)的電位控制所述輸出端的輸出信號(hào)；

第二輸出模塊，分別與第二信號(hào)端、輸出端以及上拉節(jié)點(diǎn)連接，用于根據(jù)所述第二信號(hào)端的輸入信號(hào)和所述上拉節(jié)點(diǎn)的電位控制所述輸出端的輸出信號(hào)。

可選的，所述上拉模塊包括第一晶體管和第六晶體管；

所述第一晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第一晶體管的第一極與所述下拉節(jié)點(diǎn)連接，所述第一晶體管的第二極與所述第一電壓端連接；

所述第六晶體管的柵極與所述第一信號(hào)端連接，所述第六晶體管的第一極與所述第一輸入端連接，所述第六晶體管的第二極與所述上拉節(jié)點(diǎn)連接。

可選的，所述下拉模塊包括第二晶體管和第五晶體管；

所述第二晶體管的柵極與所述下拉節(jié)點(diǎn)連接，所述第二晶體管的第一極與所述第一電壓端連接，所述第二晶體管的第二極與所述上拉節(jié)點(diǎn)連接；

所述第五晶體管的柵極與所述第二輸入端連接，所述第五晶體管的第一極與所述第二電壓端連接，所述第五晶體管的第二極與所述下拉節(jié)點(diǎn)連接。

可選的，所述第一輸出模塊包括第三晶體管和第一電容；

所述第三晶體管的柵極與所述下拉節(jié)點(diǎn)連接，所述第三晶體管的第一極與所述第一電壓端連接，所述第三晶體管的第二極與所述輸出端連接；

所述第一電容并聯(lián)于所述下拉節(jié)點(diǎn)與所述第一電壓端之間。

可選的，所述第二輸出模塊包括第四晶體管和第二電容；

所述第四晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第四晶體管的第一極與所述輸出端連接，所述第四晶體管的第二極與所述第二信號(hào)端連接；

所述第二電容并聯(lián)于所述上拉節(jié)點(diǎn)與所述輸出端之間。

本發(fā)明還提供一種移位寄存器的驅(qū)動(dòng)方法，所述移位寄存器包括上述任一所述的移位寄存器，所述第一電壓端為高電平，所述第二電壓端為低電平，所述驅(qū)動(dòng)方法包括：

第一階段，所述第一輸入端的輸入信號(hào)為高電平，所述第二輸入端的輸入信號(hào)為低電平，所述第一信號(hào)端的輸入信號(hào)為低電平，所述第二信號(hào)端的輸入信號(hào)為高電平，以使所述上拉單元控制所述上拉節(jié)點(diǎn)為高電平，所述下拉單元控制所述下拉節(jié)點(diǎn)為低電平，所述輸出單元控制所述輸出端輸出高電平；

第二階段，所述第一輸入端的輸入信號(hào)為高電平，所述第二輸入端的輸入信號(hào)為低電平，所述第一信號(hào)端的輸入信號(hào)為高電平，所述第二信號(hào)端的輸入信號(hào)為低電平，以使所述上拉單元控制所述上拉節(jié)點(diǎn)為高電平，所述下拉單元控制所述下拉節(jié)點(diǎn)為低電平，所述輸出單元控制所述輸出端輸出高電平；

第三階段，所述第一輸入端的輸入信號(hào)為低電平，所述第二輸入端的輸入信號(hào)為高電平，所述第一信號(hào)端的輸入信號(hào)為低電平，所述第二信號(hào)端的輸入信號(hào)為高電平，以使所述上拉單元控制所述上拉節(jié)點(diǎn)為低電平，所述下拉單元控制所述下拉節(jié)點(diǎn)為高電平，所述輸出單元控制所述輸出端輸出高電平；