[發明專利]用于制造具有導電屏蔽層的集成電路（IC）封裝體的方法

在審

• 申請號: 201610190798.X
• 申請日: 2016-03-30
• 公開（公告）號: CN106935522A
• 公開（公告）日: 2017-07-07
• 發明（設計）人: L·埃拉爾;D·加尼
• 申請（專利權）人: 意法半導體有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/552
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華,董典紅

技術領域

本發明涉及集成電路(IC)封裝體領域，并且更加具體地涉及對IC封裝體進行電屏蔽。

背景技術

在無線通信裝置中通常需要將某些集成電路(IC)封裝體與電磁干擾(EMI)隔離開來以便維持適當的裝置性能。電磁干擾可能從環境中接收、或者可能被傳遞至環境。

一種用于屏蔽IC封裝體以免于電磁干擾的方式是用通常被稱為罐的接地金屬包殼來覆蓋該IC封裝體。然而，這種方式可能是昂貴的并且缺少涉及靈活性。此外，該金屬罐增加了重量并且顯著增大了該IC封裝體的占用面積的尺寸。

另一種方式是使用在真空室中將導電層沉積在IC封裝體的上表面上的物理氣相沉積(PVD)工藝。濺射是一種類型的PVD，其涉及在真空室中將來自作為來源的靶材的材料噴射到襯底(例如IC封裝體)上。然而，這種方式是昂貴的并且是對用于制造IC封裝體的工藝進行延伸的分開的獨立工藝。因此，需要以相對直接的方式來電屏蔽IC封裝體。

發明內容

一個方面涉及一種用于制造多個集成電路(IC)封裝體的方法。該方法可以包括：鄰近模具的內部來定位導電屏蔽層，其中，該導電屏蔽層由膜所承載；將該模具耦接到襯底上，該襯底在其上承載多個IC；并且將模制材料供應到該模具的內部中以在該多個IC和該襯底之上形成包封體，其中，該導電屏蔽層在該包封體的 外表面處?？梢允乖撃＞吲c該包封體分離，從而使得該膜與該導電屏蔽層分離。

該方法可以進一步包括：對該襯底進行分割以提供該多個IC封裝體。每個IC封裝體都僅在該包封體的上表面上具有該導電屏蔽層。

使用導電屏蔽層有利地消除了為了屏蔽這些IC而必須執行額外的處理步驟。對該導電屏蔽層的使用還提供了均勻的屏蔽層厚度，并且減少了處理費用。

另一個方面涉及一種用于制造單個IC封裝體的方法。該方法可以包括：鄰近模具的內部來定位導電屏蔽層，其中，該導電屏蔽層由膜所承載?？梢詫⒛Ｖ撇牧瞎皆撃＞叩膬炔恐?。可以將在其上承載該IC的該襯底耦接至該模具以在該IC和該襯底之上形成包封體，其中，該導電屏蔽層在該包封體的外表面處。該包封體可以與該模具分離，從而使得該膜與該導電屏蔽層分離。

該導電屏蔽層可以保留在該包封體的多個側壁上。該襯底可以在其上承載至少一個電導體。為了更好地保護IC封裝體不受電磁干擾，可以將導電屏蔽層耦接至該至少一個電導體。

附圖說明

圖1是根據本發明的用于制造多個集成電路(IC)封裝體的流程圖，該多個集成電路封裝體各自包括一個導電屏蔽層。

圖2至圖5是該多個IC封裝體在基于圖1中的流程圖的不同制造步驟的橫截面視圖。

圖6是基于圖1中的流程圖所制造的該多個IC封裝體的橫截面視圖。

圖7是根據本發明的用于制造包括導電屏蔽層的單個IC封裝體的流程圖。

圖8至圖11是該單個IC封裝體在基于圖1中的流程圖的不同制造步驟的橫截面視圖。

圖12是基于圖7中的流程圖所制造的該單個IC封裝體的橫截面視圖。

具體實施方式

現在將參照附圖在下文中更為全面地描述本發明，在附圖中示出了本發明的優選實施例。然而，本發明可以用許多不同的形式來體現，并且不應當被解釋為限于在此所列出的實施例。相反，提供了這些實施例從而使得本披露將是全面和完整的，并且將向本領域技術人員完全傳達本發明的范圍。貫穿全文相同的數字指代相同的元件。

下面將詳細地討論一種用于制造具有導電屏蔽層的至少一個集成電路(IC)封裝體的方法。一般而言，該方法包括：鄰近模具的內部來定位導電屏蔽層；并且將該模具耦接到襯底上，該襯底在其上承載至少一個IC。模制材料被供應到該模具的內部中以在該至少一個IC和該襯底之上形成包封體，其中，該導電屏蔽層在該包封體的外表面處?？商娲?，可以在將該模具耦接到其上承載了至少一個IC的襯底上之前將該模制材料供應到該模具的內部中。

現將參照在圖1中展示的流程圖10以及在圖2至圖6中的橫截面視圖來討論一種用于制造多個IC封裝體70的方法，其中，每個IC封裝體都包括一個導電屏蔽層40。

在所展示的實施例中，襯底30承載著多個IC 32，如在圖2中所展示的。在每個IC 32上的觸點被引線鍵合34到襯底30上的多個凸塊。從開始(框12)，該方法包括：在框14處，鄰近模具50的內部52來定位導電屏蔽層40。該導電屏蔽層40由膜42所承載。